- LuckySXyd
-
[摘 要]随着现代电子科学技术的发展,线性调频连续波雷达已广泛应用到目标导航、工业现场测量等领域。本文从PCI总线控制器CY7C09449PV芯片的特点、性能和应用操作入手,着重介绍CY7C09449PV与PCI总线和CY7C09449PV与ADSP TS201接口的连接。
[关键词]LFMCW PCI总线 CY7C09449PV ADSP TS201
[中图分类号]TN[文献标识码]A[文章编号]1007-9416(2010)02-0046-02
近年来,随着军事科技和武器装备发展的需要,人们对靶场测量雷达提出了更高的要求,不但要求连续波雷达能够测量目标的距离、速度等参量,而且还要求它能实时完成对多个目标的快速捕获、跟踪和测量,并且能够达到比较高的测量精度。雷达跟踪控制器在在进行目标测量过程中,会有大量的数据需要高速处理和传输。要把这些高速数据流转储到主机上,这就要求系统采用合适的架构,从而实现数据的高速处理和传输。
PCI总线是一种同步的独立于处理器的32位或64位局部总线。它采用DMA数据传输机制,数据可以在系统内存和外部存储器之间直接传送。当工作频率为33MHz,32位的PCI总线可以实现满速132MB/s的数据传输速率,实际工作时,数据可以在系统内存与外部存储器之间直接传送,即DMA传输,达到实时性要求。是实现对PCI总线的访问,最快捷、最可靠的方法是采用PCI接口控制芯片。
1 CY7C09449PV介绍
1.1 CY7C09449PV特点
CY7C09449PV是CYPRESS公司PCI-DP系列的PCI接口控制器之一,它提供了一个和众多流行的微处理器直接相连接的PCI主/从接口,其内部的128k-Bit的双口静态RAM用作局部总线和PCI总线的共享Memory。其主要特点如下:
1.128 k-Bit的共享双口RAM;2.满足PCI规范2.2的主从接口;3内嵌PCI总线主控能力;3众多微处理器直接连接;4.I2O消息传送单元
1.2 CY7C09449PV结构
如图1所示,从结构框图可以知道,CY7C09449PV内最基本的资源就是128KBits的双口RAM,该RAM两端分别与PCI总线和微处理器总线相连。而且PCI总线和微处理器总线都能同时访问到RAM以完成数据的交换。通过共享存储器,PCI总线和局部总线都可以发起DMA传输。在CY7C09449内部还有4个FIFO存储单元,同样可以被PCI总线和局部总线访问。当启用120消息功能时,4个FIFO单元与I20中的中断控制器一起实现I20消息传递。另外,CY7C09449还提供了一个I2C总线,用作和串行EEPROM连接的接口,通过串行EEPROM可加载一些特定的配置信息。
1.3 CY7C09449PV应用操作
(1)初始化。系统在上电时,PCI总线的信号有效,输出局部复位信号复位局部总线的处理器并检查EEPROM是否有数值。如果有,根据EEPROM中的内容设置内部寄存器, 没有,则设为缺省值,PCI配置寄存器通过EEPROM或PCI主机来配置。
(2)复位。总线接口在信号输入有效时,将引起整个CY7C09449PV复位,并输出局部复位信号。
(3)串行存储器接口主要完成自动配置功能。PCI总线规范要求任意PCI设备必须提供256KB的配置空间,以支持即插即用功能。CY7C09449PV提供了符合PCI局部总线2.2规范的配置空间。复位后,CY7C09449PV开始通过I2C总线读取EEPROM的地址, EEPROM的内容被传送到CY7C09449PV的配置寄存器和操作寄存器。
(4)存储器映射。PCI总线访问CY7C09449PV存储器资源作为从基地址寄存器0(BAR0)开始的一个偏移量;从局部总线访问则在有效时即可访问。存储空间包含了一个32KB的连续地址。地址映射见表1。
(5)CY7C09449PV可实现三种数据传输操作:第一种是PCI总线主设备访问CY7C09449PV内部寄存器或本地总线上的地址;第二种是本地总线上的主设备访问PCI总线上的三个地址空间中的数据;第三种是DMA数据传输。
2 CY7C09449PV在线性调频连续波雷达跟踪器中的应用
在系统中,ADSP TS201作为主要的DSP芯片,是处理核心,主要完成信号处理所要求的各种算法的实现。该芯片速度快,运算精度高,适合浮点应用的开发。系统的逻辑控制、译码及数据的缓存和拆包等功能由一片FPGA芯片来实现,由FPGA实现对数字信号的预处理。除此之外,电路系统中还包含了硬件电路和软件算法得以实现所必须的辅助电路。其中包括FLASH存储器,在系统中用于装载用户程序,可供硬件仿真和脱机运行,并可实现“自启动”。在存储器方面,由于有专用的SDRAM接口,可以方便地使用SDRAM,用于片外存储器的扩展,使系统具有速度更快,容量更大的数据存储空间。整个系统的数据传输由CY7C09449PV实现ADSP与PC机通信。系统硬件框图如图2所示
3 线性调频连续波雷达跟踪器中CY7C09449PV局部总线设计
系统设计过程中,我们将CY7C09449PV作为计算机和核心处理器的接口芯片。下面重点探讨CY7C09449PV芯片应用设计应注意的问题。
3.1 CY7C09449PV与PCI总线的连接
CY7C09449PV完全符合PCI总线规范2.2,与PCI总线的连接非常简单,其连接如图3所示。但我们在使用过程中应该注意,在CY7C09449PV的扩展板上和两个引脚与连接器本身有关,主要实现用于表明槽位上是否有板子存在和提供对电源要求的有关信息。
3.2 CY7C09449PV与ADSP TS201的连接
CY7C09449PV提供了一个可编程的本地接口,通过配置可以与本地CPU直接连接。不同的本地CPU要采用不同配置方法。CY7C09449的本地接口通过CLKIN信号与本地处理器实现同步。CLKIN信号可以连接到本地处理器的时钟上,也可以连接到一个独立的时钟信号上面。如果要让本地接口以PCI总线时钟的频率运行,应该把PCLKOUT[2:0]中的一个连接到CLKIN上面。本地总线上的数据交互是通过如下的几个信号引脚实现的:ALE,,,,,ADR[l4:2],,,BE[3:0]以及DQ[31:0]。
数据传输周期一般情况下分为地址周期和数据周期。数据的传输是从地址周期开始的。当CLKIN处于上升沿时,芯片对、、和信号引脚进行采样,从有效时地址周期开始。从和采样信号中,我们可以辨别是读操作还是写操作。如果是读操作,则在CIKIN的下一个上升沿驱动DQ数据总线。
通常情况下,两种方式可以发出地址信号。一种是把ALE信号置为有效,这样和信号有效的同时,地址信号也发送到地址总线上。第二种方式是用ALE的上升沿信号发送地址信号,和信号有效的情况下,等待ALE上升沿的到来。
地址周期过后是等待周期和数据周期。数据周期需要,信号同时有效。只要有一个为无效信号,则下面的周期为数据等待周期。当信号都有效时,数据信号送出。在数据周期内,需要对信号进行采样,判断最后一个数据相是否到来。如果来了则停止数据传输,对和脚进行采样。否则,继续数据的传输直到信号有效。
通过对CY7C09449PV本地总线数据传输原理的认识。就ADSP TS201来讲,其接口方法如图ADSP TS201与CY7C09449PV芯片的接口如图3。
4 结语
CY7C09449PV以其强大的功能和简单的用户接口为线性调频连续波跟踪控制器提供了PCI总线接口。利用它我们实现了PCI总线与DSP的接口连接,也实现了PCI总线与主机的连接,其大数据量信号的实时采集、处理和传输,具有良好的应用前景。
[参考文献]
[1] EDA先锋工作室.吴继华,王诚.Altera FPGA/CPLD设计(高级篇).北京:人民邮电出版社,2005-07.
[2] EDA先锋工作室.王诚,吴继华,范丽珍,薛宁,薛小刚.Altera FPGA/CPLD设计(基础篇).北京:
人民邮电出版社,2005-07.
[3] 刘书明,苏涛,罗军辉.TigerSHARC DSP应用系统设计.北京:电子工业出版社,2004年5月
[4] CY7C09449PV-AC DataSheet,2000
[5] PCI Local Bus Specification(Revision 2.2),2000
[6] Cypress Semiconductor Corporation.CY7CO9449PV Data Sheet[Z].2000.
[7] 李贵山,戚德虎.PCI局部总线开发指南[M].西安:西安电子科技大学出版社.1997.
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文