高级电工证考试试题

（一）图中输出的Q₁和Q₂波形是根据输入的CP和D端来确定的。D触发器的方程为Qn+1=D，则可以依次得出Q₁和Q₂波形的翻转。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。（二）原理：在SD和RD接至基本RS触发器的输入端，分别是预置和清零端，低电平有效的情况下：D=0，CP为时钟的上升沿，输出Q=0，非Q=1；D=1，CP为时钟的上升沿，输出Q=1，非Q=0；D端输入不确定，CP=0，Q端输出不变，非Q端输出也不变；D端输入不确定，CP=1，Q端输出不变，非Q端输出也不变。扩展资料：D触发器的工作过程：1、CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，可接收输入信号D，Q5=D，Q6=Q5非=D非。2、当CP由0变1时触发器翻转。此时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS触发器的逻辑功能可知，Q=Q3非=D。3、触发器翻转后，在CP=1时输入信号被封锁。参考资料来源：百度百科-D触发器

看http://hitjpkc.hit.edu.cn/elec/JS/js08/numer/shuzi/CHAP20/20-5/1.htm

触发器是一种用于控制电路的电子元件，它可以控制电路的开关状态，从而控制电路的输出。触发器的工作原理是，当触发器的输入信号达到一定的阈值时，触发器就会被激活，从而改变触发器的输出状态。触发器的输出状态可以是开或关，也可以是高或低电平。

D触发器本来就是锁存数据的，每到一个时钟上跳沿，将输入锁存并作为输出。这样一个时钟内的输出都是一个值吧

D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持...D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持线，加到另一侧的是阻塞线，只要把电路的结构搞清楚，采用正确的分析方法，就不难理解电路的工作原理。图20-5-3触发器置“0”状态图20-5-4带有异步预置功能的D触发器根据对工作原理的分析，可看出，维持阻塞D触发器是在时钟上升沿来到时开始翻转的。我们称使触发器发生翻转的时钟边沿为动作沿。图20-5-4是带有异步清零和预置端的完整的维持阻塞D触发器的电路图。这个触发器的直接置“0”和直接置“1”功能无论是在时钟的低电平期间，还是在时钟的高电平期间都可以正确执行

sd和rd连接到基本rs触发器的输入端。它们分别被预设和重置。低水平是有效的。当s d=1和rd=0时（sd的non为0，rd的non为1，即分别在两个控制端口从外部输入的电平值，因为低电平有效），无论输入d的状态如何，q=0，q non=1，即触发器设置为0。当sd＝0和rd＝1时（sd不是1，rd不是0），q＝1，q不是0，触发器设置为1，sd和rd也被称为直接设置为1和设置为0。假设它们已被添加了高电平，这不会影响电路的工作。扩展资料：jk触发器的结构类似于rs触发器。区别在于r s触发器不允许r和s同时为1，而j k触发器允许j和k同时为1。当j和k同时变为1时，输出值状态将反转。也就是说，如果是0，就变成1；如果是1，就变成0。d触发器（数据触发器或延迟触发器）由四个nand门组成，其中g1和g2构成基本的rs触发器。当电平触发主从触发器工作时，输入信号必须在正边之前加上。如果在高cp电平时输入端有干扰信号，则有可能使触发错误状态。边缘触发器允许在cp触发器边缘到达之前添加输入信号。这样，大大缩短了输入干扰的时间，降低了干扰的可能性。边d触发器也称为保持块边d触发器。边缘d触发器可以由两个d触发器串联而成，但第一个d触发器的cp需要使用非门反向。参考资料来源：百度百科-JK触发器百度百科-D触发器

D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持...D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持线，加到另一侧的是阻塞线，只要把电路的结构搞清楚，采用正确的分析方法，就不难理解电路的工作原理。图20-5-3触发器置“0”状态图20-5-4带有异步预置功能的D触发器根据对工作原理的分析，可看出，维持阻塞D触发器是在时钟上升沿来到时开始翻转的。我们称使触发器发生翻转的时钟边沿为动作沿。图20-5-4是带有异步清零和预置端的完整的维持阻塞D触发器的电路图。这个触发器的直接置“0”和直接置“1”功能无论是在时钟的低电平期间，还是在时钟的高电平期间都可以正确执行

该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。需要建立对D触发器的工作方式和各种逻辑门电路的工作方式的正确认识和使用1、观察该系统输入输出波形可以确定该系统为时钟的四分频（2位2进制）2、使用双D触发器对时钟进行四分频，一个D触发器可以完成2分频，级联即可完成4分频，根据D触发器分频基本电路设计电路原理图如下：图中数字信号D(3)为时钟信号二分频，数字信号D(5)为D(3)信号的二分频3、观察输出波形如下图，可以确认对信号D(3)取反后与D(2)、D(5)进行逻辑与(模2加)运算可以提取所需波形。4、修改电路设计如下图：可以直接使用74LS74的反相输出端减少反相器的使用。5、模拟仿真输入和输出如下图：观察仿真结果可以发现输出信号D(8)高电平持续时间位半个CP，4个CP为一个周期，符合设计要求。注意：仿真使用的D触发器为边沿触发，边沿触发D触发器工作过程如下：当时钟CP上升沿到达时，D输入端的状态被送到Q输出端。当时钟CP上升沿完成后，Q输出端保持原有的状态，等待下一个CP上升沿。部分触发器带有复位端和置位端，根据其有效电平可以对Q端进行清0或者置1的操作。

A与B生成C

十进制即十种状态，需要4位来表示，每一位需要一个触发器，所以要四个二进制的一个就行，来一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。十进制的需要在计数满十后，利用逻辑门将计数器清零。

这个电路图可能做不到检测相位差的工能！设cd4013为上Ua下Ub，当有效CIa出现时Qa=1(Qa"=0)将Ub输出置0，而这个Ub=0又有效将Ua输出置0？？？检测输出端Qa就只维持短暂的1没有相位检测功能！

D触发器有锁存的功能2个可以作为移位寄存期

数字电路-触发器原理种类应用数字电路的信号只有两种状态：逻辑低或逻辑高，即通常所说的0状态或1状态、0电平或1电平。在各种复杂的数字电路中不但需要对二值（0，1）信号进行算术运算和逻辑适算（门电路），还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。能够存储l位二值信号的基本单元电路统称触发器。触发器的特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。2、根据不同的输入信号可以把输出置成1或O状态。3、当输入信号消失后，能保持其状态不变（具有记忆功能）。触发器的分类：按电路结构分为基本、同步、主从、边沿触发器；按逻辑功能分为RS、JK、D和T触发器；按触发方式分为电平、脉冲和边沿触发器等。JK触发器的功能最强，包含了SR、D、T触发器所有的功能；目前生产的触发器定型的只有D和JK触发器；可用JK和D触发器实现其它功能触发器常用集成触发器CD4013 双D触发器74LS374 三态同相八D触发器74LS73 双J-K触发器74LS74 双D触发器

异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。实现方法：1、同步计数器：实现是将计数脉冲引至所有的触发器的CP端，使应翻转的触发器能够同时的翻转；2、异步计数器：实现是不将计数脉冲引至所有的触发器的CP端，而是将其它的触发器的输出引至其他的触发器的CP端，是不同时发生的。特点：与同步计数器相比较，由于触发器不是共用同一个时钟源,触发器的翻转不能同时发生，所以工作速度慢。扩展资料：74ls74的工作原理：SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时，不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0，SD和RD通常又称为直接置1和置0端。设它们均已加入了高电平，不影响电路的工作。工作过程如下：1、CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。2、当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基本RS触发器的逻辑功能可知，Q=D。参考资料来源：百度百科——74系列引脚图管脚图

按照逻辑电路设计可以弄出来，三位二进制可以设为001、010、011，或其他情况，这三个D触发器的输出可以设为Q1、Q2、Q3，设一个A的数据输入端，一个输出量Y，画出状态图、真值表、再根据卡罗图求出Q1、Q2、Q3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。3个D触发器可以构成3位二进制计数器，计数范围0~7，因此其模为8。扩展资料：D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。参考资料来源：百度百科-D触发器

这个一下子有点难跟你解释清楚，按照逻辑电路设计的步骤可以弄出来，三位二进制可以设为001、010、011，或其他情况，这三个D触发器的输出可以设为Q1、Q2、Q3，设一个A的数据输入端，一个输出量Y，画出状态图、真值表、再根据卡罗图求出Q1、Q2、Q3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。没有说得很详细，也没有画出原理图，希望对你有帮助。

RS触发器基本RS触发器:电路结构把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。工作原理基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系:1.当R=1、S=0时，则Q=0,Q=1,触发器置1。2.当R=0、S=1时，则Q=1,Q=0,触发器置0。如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。3.当R=S=1时，触发器状态保持不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。4.当R=S=0时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。此外,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2（a）和7.2.2（b）所示。这种触发器的触发信号是高电平有效，因此在逻辑符号的S端和R端没有小圆圈。功能描述:状态转移真值表用表格的形式描述触发器在输入信号作用下，触发器的下一个稳定状态（次态）Qn+1与触发器的原稳定状态（现态）Qn和输入信号状态之间的关系。2.特征方程即以逻辑函数的形式来描述次态与现态及输入信号之间的关系。由上述状态转移真值表，通过卡诺图化简可得到。3.状态转移图即以图形的方式描述触发器的状态变化对输入信号的要求。图7.2.4是基本RS触发器的状态转移图。图中两个圆圈代表触发器的两个状态；箭头表示在触发器的输入信号作用下状态转移的方向；箭头旁边由斜线“/”分开的代码分别表示状态转移的条件和在此条件下产生的输出状态。设触发器的初始状态为Q=0、Q=1，输入信号波形如图7.2.5所示，当SD的下降沿到达后，经过G1的传输延迟时间tpd，Q端变为高电平。这个高电平加到门G2的输入端，再经过门G2的传输延迟时间tpd,使Q变为低电平。当Q的低电平反馈到G1的输入端以后,即使SD=0的信号消失（即SD回到高电平），触发器被置成Q=1状态也将保持下去。可见，为保证触发器可靠地翻转，必须等到Q=0的状态反馈到G1的输入端以后，SD=0的信号才可以取消。因此，SD输入的低电平信号宽度tw应满足tw≥2tpd。同理，如果从RD端输入置0信号，其宽度也必须大于、等于2tpd。2.传输延迟时间:从输入信号到达起，到触发器输出端新状态稳定地建立起来为止，所经过的这段时间称为触发器的传输延迟时间。从上面的分析已经可以看出，输出端从低电平变为高电平的传输延迟时间tPLH和从高电平变为低电平的传输延迟时间tPHL是不相等的，它们分别为：tPLH=tpd，tPHL=2tpd若基本RS触发器由或非门组成，则其传输延迟时间将为tPHL=tpd，tPLH=2tpd。综上所述，对基本RS触发器归纳为以下几点：1.基本RS触发器具有置位、复位和保持（记忆）的功能；2.基本RS触发器的触发信号是低电平有效，属于电平触发方式；3.基本RS触发器存在约束条件（R+S=1），由于两个与非门的延迟时间无法确定；当R=S=0时，将导致下一状态的不确定。

说明D触发器与JK触发器组成的T触发器有何区别1、D触发器多数是上升沿触发 而JK触发器是下降沿触发的 二者在连接成T触发器时仅是触发方式不同而已。2、JK触发器有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。D触发器触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。3、JK触发器具有很强的通用性，能灵活地转换其它类型的触发器。JK触发器可以形成D触发器和t触发器。D触发器有两种触发方式：电平触发和边缘触发。前者可以在CP（时钟脉冲）等于1时触发，后者主要在CP的前面触发（正跳0→1）。4、逻辑功能上的区别： JK触发器出现有时钟脉冲作用时，当J和k同时为0时，状态保持不变；当J为0而K为1时，次态为0态；当J为1而K为0时，次态为1态；当J=1 K=1时次态与现态相反 。5、相同是它们中间都有“触发器”。不同的是一个是JK，一个是D，一个是T。6、JK触发器是将J、K端都接1，实现反相。D触发器是直接将~Q端接到本触发器的D端，直接实现反相。原理相同，接法不同。d触发器是上升沿还是下降沿另外，Jk触发器也并非均是下降沿有效的，D触发器也不是均在上升沿有效的，不存在这样一个对应关系，至于是下降沿有效还是上降沿有效，与触发器内部的结构有关。触发方式一般由原触发器的触发方式决定。JK触发器（如74LS107）是下降沿触发的，通用型D触发器芯片（74LS74）就是上升沿触发的。叫做下降沿触发。当信号有上升沿时的开关动作，当电位由低变高而触发输出变化的为上升沿触发。也就是当测到的信号电位是从低到高也就是上升时就触发，叫做上升沿触发。简单说，上升沿D触发器就是集成边沿D触发器。上升沿有效指，当CP脉冲信号从0变为1时，触发器才会发生锁存，锁存当前输入的信号D值并瞬间输出Q；下降沿即指CP从1变为0时，触发器发生锁存并输出Q值 。在边沿触发器中什么是上升沿下降沿?上升沿触发是当信号有上升沿时的开关动作，当电位由低变高而触发输出变化的就叫上升沿触发。也就是当测到的信号电位是从低到高也就是上升时就触发，叫做上升沿触发。边沿触发器的触发方式是不受限制的，主要有上升和下沉两种，所以边沿触发器的触发方式是可以上升沿触发也可下降沿触发。边沿触发器，指的是接收时钟脉冲CP的某一约定跳变(正跳变或负跳变)来到时的输入数据。简单说，上升沿D触发器就是集成边沿D触发器。上升沿有效指，当CP脉冲信号从0变为1时，触发器才会发生锁存，锁存当前输入的信号D值并瞬间输出Q；下降沿即指CP从1变为0时，触发器发生锁存并输出Q值 。数字电路中，数字电平从低电平（数字“0”）变为高电平（数字“1”）的那一瞬间（时刻）叫作上升沿。数字电平从高电平（数字“1”）变为低电平（数字“0”）的那一瞬间叫作下降沿。分析如下：上升沿等于是接通的瞬间给个瞬发信号，相当与通电信号。下降沿等于是断开的瞬间给个瞬发信号，相当与断电信号。都不可能突变，而是有一个时间过程，电工学上称为“过渡过程”。脉冲的上升沿，就是矩形脉冲在脉冲到来时，幅度由0.1Vm上升到0.9Vm所用的时间tr；下降沿，就是脉冲结束时，幅度由0.9Vm下降到0.1Vm所用的时间tf。D触发器的工作原理及状态表SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当s d=1和rd=0时（sd的non为0，rd的non为1，即分别在两个控制端口从外部输入的电平值，因为低电平有效），无论输入d的状态如何，q=0，q non=1，即触发器设置为0。D触发器反映的是上升沿的状态还是下降沿的状态触发方式一般由原触发器的触发方式决定。JK触发器（如74LS107）是下降沿触发的，通用型D触发器芯片（74LS74）就是上升沿触发的。也就是当测到的信号电位是从高到低也就是下降时就触发，叫做下降沿触发。当信号有上升沿时的开关动作，当电位由低变高而触发输出变化的为上升沿触发。上升沿有效指的是时钟信号在由低电平向高电平跃变的时刻触发器的状态才有可能发生变化，同理，下升沿有效指的是时钟信号在由高电平向低电平跃变的时刻触发器的状态才有可能发生变化。如何判断触发器是上升沿触发还是下降沿触发1、一般，用这样小三角表示的是边沿触发，是沿上升沿触发。如果小三角前面有小圈，就是下降沿触发。2、上升沿触发是当信号有上升沿时的开关动作，当电位由低变高而触发输出变化的就叫上升沿触发。也就是当测到的信号电位是从低到高也就是上升时就触发，叫做上升沿触发。3、jk触发器上升沿触发和下降沿触发的图片的区别？答案如下：区别是主从JK触发器彻底解决了RS触发器的约束问题，二者之间的不同之处在于：把S改为J，R改为K，同时又把Q引回到H门的输入端，把引回到G门的输入端。4、记得以前学触发器时，书上说过JK是上升沿触发，我还分析过JK的状态的。希望我的回答能帮助到你。5、主从jk触发器比较有效。下降沿触发的，你查逻辑符号图，CP控制信号那里有个小圆圈表示下降沿有效。

4013是个D触发器，输入端 D ≡ 1，那么在 S=R=0的情况下，当脉冲信号到来时，触发器输出 Q=1；电路中Q端通过电阻电容反馈到清零端R，由于电容的充放电作用，使得 R=1的时间会在Q=1后有所延时，那么输出Q与脉冲信号的关系，是比较复杂的，还与充放电时间常数（τ）有关系；因为不知道脉冲信号的参数情况，下面做些假设：1）脉冲信号为方波（黄色），脉宽 >> 时间常数 τ，得到Q信号（蓝色），红色为清零信号R；2）脉冲信号脉宽 << 时间常数 τ，而周期>时间常数 τ；3）脉冲信号周期<时间常数 τ；

在电子技术中，N/2(N为奇数)分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。图1是3/2分频电路。IC1、IC2均接成二分频器，所以该电路是由四分频电路与反馈控制电路组成，计数脉冲由异或门F1输出。fi既作为分频信号又作为时钟脉冲接入异或门的一个输入端，从四分频电路的IC2的Q2输出端引出反馈信号作F1的另一输入端。输出信号fo从IC1的Q1端输出。图2是其工作波形。设电路初始状态均在复位状态，Q1、Q2端均为低电平。当fi信号输入时，由于输入端异或门的作用(附表是异或门逻辑功能表)，其输出还受到触发器IC2的Q2端的反馈控制(非门F2是增加的一级延迟门，A点波形与Q2相同)。在第1个fi时钟脉冲的上升沿作用下，触发器IC1、IC2均翻转。由于Q2端的反馈作用使得异或门输出一个很窄的正脉冲，宽度由两级D触发器和反相门的延时决定。当第1个fi脉冲下跳时，异或门输出又立即上跳，使IC1触发器再次翻转，而IC2触发器状态不变。这样在第1个输入时钟的半个周期内促使IC1触发器的时钟脉冲端CL1有一个完整周期的输入，但在以后的一个输入时钟的作用下，由于IC2触发器的Q2端为高电平，IC1触发器的时钟输入跟随fi信号(反相或同相)。本来IC1触发器输入两个完整的输入脉冲便可输出一个完整周期的脉冲，现在由于异或门及IC2触发器Q2端的反馈控制作用，在第1个fi脉冲的作用下得到一个周期的脉冲输出，所以实现了每输入一个半时钟脉冲，在IC1触发器的Q1端取得一个完整周期的输出。图3是5/2分频电路。IC1、IC2、IC3三级D触发器级联为8分频电路，电容C起滤波作用，输出信号fo从IC2的Q2端输出。电路中有Q1、Q3两个反馈控制。从图4工作波形可知，Q1的反馈信号中每两个反馈信号中就有一个受到Q3反馈波形的影响，所以在A点仅能形成几百毫微秒宽的脉冲。由于电容C的作用，Q1的反馈信号(即一窄脉冲)被滤除掉，如图4波形A的虚线所示。最后在Q2端输出fo信号。fo每变化一个周期，对应于输入信号fi的两个半周期，即fo的频率为fi的2/5。图5是7/2分频电路。该电路与图3相似，区别在于电路中一个反馈信号在图3中是从Q1端引出的，而图5是从Q2端引出的，fo信号从Q2端输出。电路有Q2、Q3两级反馈，由于Q2反馈信号受Q3反馈的影响，在A点仅能形成几百毫微秒宽的窄脉冲，此窄脉冲被电容C滤除掉，因此Q2反馈不起作用，电路实际上只有一个Q3反馈，因而使得fo输出信号每变化一个周期，对应于fi输入信号的三个半周期，即fo的频率为fi的2/7。其工作波形如图6所示。上面介绍的N/2分频电路仅限于N≤7，当N≥7时，可根据分频N值的大小，相应增加二分频级数，并恰当引接反馈信号走线，便可得到N≥7的分频电路。下面仅介绍一例9/2分频电路，如图7所示。图8是其工作波形。IC1～IC4四级D触发器组成16分频电路，fo信号从Q3输出，电路有Q1、Q4两级反馈。其工作原理与上述有关分频电路相似，波形图上A点虚线脉冲表示为电容C滤除掉的Q1反馈信号。从图8中可知，只要fi输入四个半周期的时钟信号，就输出一个周期信号fo，即fo的频率为fi的2/9。

一、74LS175的工作原理：74LS175为4D触发器。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。二、电路图：因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。扩展资料：D触发器（dataflip-flop或delayflip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。参考资料来源：百度百科-D触发器

时钟端的输入既控制着第一级R-S触发器，也控制着第二级，但是要注意的是时钟信号在第一级中进行了取反操作，这意味着除了当时钟信号为0时保存数据外，第一级R-S触发器和D型触发器工作原理完全一致。进一步分析:1、非工作状态下，其数据和时钟输入均为0，且Q的输出也为02、使数据端输入1，则改变了第一级触发器的状态，因为时钟输入取反变为1。 但是第二级触发器状态保持不变，因为时钟输入仍然为0。3、现在把时钟输入变为1，这就引起了第二级触发器输出的改变，使Q输出变为1。 不同点在于，无论数据端输入发生何种变化都不会影响Q的输出。因此，只有在时钟输入从0变为1的瞬间，Q的输出才发生改变。因此，它的真值表表示为如下（向上箭头表示从0变为1，称之为正跳变。一、触发的定义在文章的开始，我们给示波器的触发下一个明确的定义：只有满足一个预设的条件，示波器才会捕获一条波形，这个根据条件捕获波形的动作就是触发。二、触发的原理触发是如何进行的？我们通过对过程的模拟，来看一下触发与未触发时的区别：A、示波器在没有触发的时候，会随机抓取一段时间的信号并生成图像，由于信号是连续不断的，随机抓取的位置并无规律，这些静态的图像逐个显示，就像放胶片电影一样，组合在一起就形成了动态的显示，最终在屏幕上的效果就是看到来回滚动的波形。

你这问题问的有问题啊，维持阻塞D触发器 就属于边沿D触发器~~ 你不会是想问维持阻塞D触发器和CMOS边沿D 触发器的区别吧？

触发器 VS 锁存器 ： 触发器增加了一个触发信号输入端（即时钟信号，CLK），只有当这个时钟信号到来的时候，触发器蔡按照输入的置1回、置0信号置成相应的状态并保持下去。C1表示CLK是编号为1的一个控制信号（因为没有小圆圈，表示高电平有效， 即CLK=1时触发器输出端才受输入信号的控制 ） 1S和1R表示受C1控制的两个输入信号 ·只要有一个输入信号为低电平，与非门的输出均为高电平 ·该电路结构实际由G3、G4组成的输入控制电路和G1、G2组成的SR锁存器组成 目的：可以在CLK的有效电平来之前预先将触发器置成指定的状态 其中， "称为 异步置0输入端（异步复位端） ， ‘称为 异步置1输入端（异步置位端） 。 只要 ‘或 ‘置低电平，就可以立即使触发器置1或置0，不受时钟信号的控制。 · 在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的变化 。在CLK回到0以后，触发器保存的是 CLK回到0以前瞬间的状态。 所以CLK=1期间，S、R的状态的多次变化会使触发器输出的状态发生 多次翻转 ， 降低了触发器的抗干扰能力 。 目的：适应单端输入信号的需要，并且可以避免两个输入端相与为0的不定情况的出现 D触发器特点：在CLK有效电平期间，输出状态和输入状态相同。 在CMOS电路中，常利用CMOS传输门组成D触发器。 在CLK=0之后，由于反相器G1的电容存储效应，短时间内的G1输入端仍然保持 截止以前瞬间的状态，而且这时反相器 、 和 形成了形态 自锁 的闭合回路，所以Q和A"的状态被保存下来。 注：右上角的“一|”表示延迟 脉冲触发SR触发器也叫做 主从SR触发器 。CLK=1时， （主触发器）的输出状态由S和R端的输入状态决定， （从触发器）保持原来的状态不变；当CLK=0时，即下降沿到来的时候，主触发器保持原来的状态不变，从触发器被置成和 相同的状态。 其中，CLK列第二行的符号表示下降沿。 ·在一个时钟周期里，输出端的状态只可能改变一次，而且发生在CLK的下降沿。 ·CLK高电平期间，主触发器输出的状态可能随S和R状态的变化。 ·仍然存在不定态，仍然要保证SR=0。 主从触发发器的理想状态：前言采样，后沿定局 显然目前这种主从触发器还未能满足这样的状态，因为它不是只是根据时钟信号的上升沿那一瞬间来采样的。 要达到这个目的，必须使CLK=1期间，主触发器的输出状态不发生变化 目的：为了使主从SR触发器在S=R=1时也有确定的状态，则将输出端Q和Q"反馈到输入端 分别对J、K、Q取不同的值的组合做讨论 ·CLK变化一次，触发器的状态只可能改变一次。 ·在CLK为高电平期间，主触发器只可能翻转一次。若在CLK=1期间输入端状态发生变化，需要找到CLK下降沿到来之前的Q状态来决定Q*。 · 存在一次变化问题 （即不能只根据下降沿到来时刻的状态来判断Q*） 这是这个主从JK触发器最大的缺点 也正是这种缺点，使得电路的抗干扰能力很弱，J、K的值在CLK=1期间不能发生变化。也因此违反了采用主从结构的初衷。所以在实际情况下这种触发器是不能使用的。 下图的黄色部分就存在CLK=1期间J、K的变化导致Q的状态也发生了一次翻转的问题。 目的 ：提高触发器的可靠性， 增强抗干扰能力，希望触发器的 次态仅取决于 CLK信号下降沿（或上升沿） 到达时刻 输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 把5.3.2中的主从SR触发器中的SR触发器换成D锁存器，即可构成一个边沿触发器。 在实际中，常用CMOS电路来组成边沿触发器 工作原理： 当CLK=0时， 导通， 断开，所以 =D; 断开， 导通，Q保持原来的状态，反馈电路接通，自锁。 当CLK=1时， 断开， 导通，主电路保持原来的状态； 导通， 断开，Q*=D，反馈电路不通。 所以这是个上升沿触发的D触发器。工作原理： ， ，Q=1 , ，Q=0工作原理： 当CLK=0时，G3和G4被封锁，输出高电平，触发器保持原态，Q*=Q；G6的输出未D",G5的输出为D。 当CLK由0变成1，即脉冲的上升沿到来的时候，G3和G4门开启，把原来G5和G6门的输出传到G1和G2门处，Q=D。 当CLK=1时，G3和G4开启，但输出互为取反，即必有一个为低电平。若G3，则G3输出为低电平，则G4、G5门被封锁，D数据封锁，通过①线维持Q=1，通过③线阻止Q=0； 当G4输出为0，则G6门封锁，D数据被封锁，使得Q=0，同时②线阻止Q=1,保持Q=0 所以①线为置1线；②为置0维持线和置1阻塞线；③为置0阻塞线。

请问这个电路是正确的电路图吗？是老师给的还是自己画的？从图上看D触发器的“R”和“S”端都为1，即一旦时钟信号到来，“Q”端即一直为"1"，后面的总线缓冲门的输入端1A和2A一直为1，从哪里来的脉冲呢？就像打开了一盏关不掉的灯，请再分析一下电路。希望能帮到你！

74HC74是一种双D触发器，它具有两个独立的D触发器。每个D触发器由一个D输入和一个CLK输入组成。当CLK输入电平变化（从高电平到低电平，或从低电平到高电平）时，D输入的电平会被转移到Q输出。这个过程称为触发。74HC74的工作电压范围是2~6V。在74HC74上，当CLK为高电平时，Q输出和D输入之间没有连接。当CLK为低电平时，D输入的电平被转移到Q输出。同时，74HC74也拥有两个逻辑输入端口，当这两个端口都为高电平时，Q输出为高电平，否则为低电平。74HC74的应用非常广泛，常用于时钟电路、计数器、移位寄存器等电路中。

D触发器不是12个mos吗，你这个怎么20个？

绝对型编码器与增量型编码器有什么区别？绝对型编码器与增量型编码器有什么区别？工作方式不同：增量型编码器断电后需要回原点，它无法输出轴转动的绝对位置信息，存在零点累计误差，抗干扰较差，接收设备的停机需断电记忆，开机应找零或参考位。指代不同增量型编码器：是将位移转换成周期性的电信号，再把这个电信号转变成计数脉冲，用脉冲的个数表示位移的大小。增量编码器一般输出信号是两路正交脉冲信号和一路参考信号，之所以叫增量是因为它的位置信号是通过对脉冲计数累加得到，依靠计数设备的内部记忆来记住位置，并且同每圈输出的参考信号来清除累计误差。增量型编码器存在零点累计误差，抗干扰较差，接收设备的停机需断电记忆，开机应找零或参考位等问题，这些问题如选用绝对型编码器可以解决。增量型编码器的一般应用：测速，测转动方向，测移动角度、距离(相对)。增量型旋转编码器和绝对值旋转编码器增量型旋转编码器轴的每圈转动，增量型编码器提供一定数量的脉冲。周期性的测量或者单位时间内的脉冲计数可以用来测量移动的速度。数字电路请用维持阻塞D触发器设计一个二位二进制加法计数器,写出方程...数字电路请用维持阻塞D触发器设计一个二位二进制加法计数器,写出方程...最佳答案该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为设计方案：用触发器组成计数器。触发器具有0和1两种状态，因此用一个触发器就可以表示一位二进制数。LS74是一个双D触发器，可以用来设计二位二进制加法计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。再根据卡罗图求出QQQ3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。3个D触发器可以构成3位二进制计数器，计数范围0~7，因此其模为8。如何用触发器设计计数器?如何用触发器设计计数器?此时，已经得到了次态与现态的准确关系，剩下的工作就是根据所提供的触发器来设计。假设，给定的是4个上升沿J-K触发器，则需要根据J-K触发器的次态方程，对上述方程进行匹配赋值。用JK触发器设计一个三进制计数器，计数为00，01，10三个状态的循环，所以需要用到两个JK触发器。先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。选用D触发器。将D触发器的反向输出端/Q与输入D相连，触发器输入时钟信号，就是一个1BIT的二进制计数器。如何用D触发器实现2位2进制计数器电路图如何用D触发器实现2位2进制计数器电路图见下图：【补充】：异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源，触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。最佳答案该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为设计方案：用触发器组成计数器。触发器具有0和1两种状态，因此用一个触发器就可以表示一位二进制数。把N个带有反相输出端（D非）的D触发器串联起来，每个D触发器的反相输出端接到自己的D输入端，前一级的输出作为后级的时钟输入信号，就构成N位二进制异步计数器。

高压钠灯的工作电路系统 在高压钠灯的工作电路中除了灯泡外，还必须按内触发高压钠灯或外触发高压钠灯分别选用相应的工作电路，如灯泡 + 镇流器或者灯炮 + 镇流器 + 触发器的工作电路，方可达到高压钠灯正常工作的要求外触发高压钠灯的燃点电路 外触发高压钠灯的燃点电路中必须与配套镇流器串联使用外，还要在灯泡两端并联一个触发器后，高压钠灯方可正常使用。目前，高压钠灯触发器普遍由电子元件组成，亦称为电子触发器。它具有无机械触点、可靠性好、体积小、重量轻、使用方便等优点，而受到用户的青睐。 两端倍压式电子触发器的启动电路 两端倍压式电子触发器的电原理图，其工作原理如下：电源电压在负半周时，电流经过 V 1 、 L 1 和 L 2 向 C 2 充电，同时，经过 L 1 向 C 1 充龟，当电源电压达到最大值 220V ×√ 2=311V 时， C 1 和 C 2 充电电压达到约 300V ，由于 V 1 的单向导电特性， U C2 电压值保持不变，而 U C1 逐渐放电，直至电压为零；当电源电压在正半周时，又通过 L 1 对 L 2 的匝数比为 10 ： 1 ，经过 L 1 升压后输出脉冲电压可达 3000V ，使灯泡启动点燃。 两端倍压式电子触发器的电路简单，因晶闸管的触发电流随温度为化较大，开启式电压会在很大范围内漂移工作可靠生差。它是早期使用的高压钠灯电子触发器。 双向晶闸管触发器启动电路 近年来，双向晶闸管触发器使用普遍电原理图，其工作原理如下：当电源电压正半周时， V2 触发导通， C1 经过 L2 和 C2 放电， L2 上产生感应电动势，经 L1 耦合产生脉冲高压，使灯泡启动点燃；在电源负半周时，灯泡仍然能启动点燃。 三端电子触发器启动电路 由于某些使用场合的局限性，往往灯泡与镇流器、触发器之间距离甚远，导致电子触发器输出的脉冲高压在输送至灯泡途中损耗很大，灯泡两端电压偏低不能启动。建议用刻使用三端式电子触发器和三端式镇流器组成的启动电路，就可以改善电路和启动特性。此电路特点：它运用镇流器的电感线圈作为脉冲变压器，使电感量增加，放电持续时间延长，有利于灯光启动。

74ls74引脚图及功能详解如下：在ttl电路中，比较典型的d触发电路有74ls74。74ls74是边缘触发数字电路设备，每个设备包括两个相同、独立的边缘触发d触发电路模块。d触发器的次级状态取决于触发前d端的状态，即次级状态=D。因此，它具有0、置1两种功能。工作原理SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时，不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1。当SD=1且RD=0时，触发器的状态为0，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。

有点类似可控硅的原理

原发布者:lovewilliam8874ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片.本文将介绍74ls373的工作原理,引脚图(管脚图),内结构图、主要参数及在单片机系统中的典型应用电路.74ls373工作原理简述:(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。74ls373内部逻辑结构图74LS373的真值表(功能表)，表中：L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平；G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。EG功能00直通Qi=Di01保持（Qi保持不变）1X输出高阻74ls373引脚(管脚)排列图:74ls37

d触发器逻辑电路及符号详解时间:2017-08-21 11:04 来源:未知 作者:y930712 点击:986次(责任编辑：admin)d触发器逻辑电路及符号详解 一.电路组成及其工作原理 (一)电路组成及逻辑符号 1.电路组成 d触发器逻辑电路及符号详解图4.4.1 边沿D触发器 (a)逻辑电路 (b)曾用符号 (c)国标符号 图4.4.1所示是用两个同步D触发器级联起来构成的边沿D触发器,它虽然具有主从结构形式,但却是边沿控制的电路. 2.逻辑符号 图4.3.1(b)所示是曾用逻辑符号,图4.3.1(c)所示是国家标准规定的逻辑符号.CP端的小圆圈表示下降沿触发. (二)工作原理 图4.4.1(a)所示为具有主从结构形式的边沿D触发器,由两个同步D触发器组成,主触发器受CP操作,从触发器用..管理. 1. CP=0时的情况 CP=1时,门..被封锁,门..打开,从触发器的状态决定于主触发器,…输入信号D被拒之门外. 2. CP=1时的情况 CP=1时,门..打开,门..被封锁,从触发器保持原来状态不变,D信号进入主触发器.但是要特别注意,这时主触发器只跟随而不锁存,即..跟随D变化,D怎么变..也随之怎么变. 3. CP下降沿时刻的情况 CP下降沿到来时,将封锁门..打开门..主触发器锁存CP下降时刻D的值即..随后将该值送入从触发器,使Q=D,.. 4. CP下降沿过后的情况 CP不降沿过后,主触发器锁存的CP下降沿时刻D的值显然将保持不变,而从触发器的状态当然也不可能发生变化. 综上所述可得 式(4.4.1)就是边沿D触发器的特性方程,CP下降沿时刻有效,注意,式的的..只能取CP下降时刻输入信号D的值. 与主从触发器中情况一样,在边沿D触发器中也设置有异步输入端…用于直接复位,称为直接复位端或清0端,..用于直接置位,叫做直接置位端或置1端.图4.4.2所示是其逻辑符号. 图4.4.2 带异步输入端的边沿D触发器的逻辑符号 (a) 曾用符号 (b)国标符号 逻辑符号中:异步输入端的小圆圈表示低电平有效,若无小圆圈则表示高电平有效;CP端有小圆圈表示下降沿触发,若无小圆圈则表示上升沿触发

CPLD及电子CAD实验报告姓名：** 同组者:**对MAX+PLUS II的应用和操作上有了一定的理解和掌握，以下就是我在一些资料上了解到的一些关于CPLD及电子CAD这门课的理论知识及对本次实验报告的总括:（一）、MAX+plusⅡ是一 种 与 结构 无 关 的全 集 成化设计环境 ，使设计者 能对 Altera的各 种 CPLD系列方便地进行设 计输入 、快速 处理 和器件 编 程．MAX+plusII开发 系统 具有强大 的处理能力 和高 度 的灵活性．其主要优点 ：与结构无关 、多平 台 、丰富 的设计库、开放的界面 、全 集成 化 、支持 多种 硬件 描述 语 言(HDL)等 ．设 计 流 程 数 字 系 统 的 设 计 采 用 自顶 向下 、由粗 到 细 ，逐步分解的设计 方法 ，最 顶层 电路是指 系统的整体要求最下层是具体 的逻 辑 电路 的实现。设计 输入．MAX+plus I1支持 多种设计输入方 式 ，如 原 理图 输 入 、波 形 输 入 、文 本 输 入 和 它 们 的混 合输 入 ．设计 处 理 ． 设计检查。器 件 编 程 ． 系统 仿 真。系统设 计之 后还要 进 行仿 真．本 系统 采用 MAX7000S系列 CPLD芯 片 ， 应 用 M AX+plus lI对 各 种 文 件 从 底 层 到 顶 层 逐 个 编译 ，再进行逻辑仿真．仿 真之 后 通 过 MAX+ plus lI的 Programmer下载 到可编程芯片上便完 成设计．（二）、经过对《CPLD及电子CAD》这门课程的学习，并在老师的辅导和帮助下，我们成功地完成了五个基本实验以及综合实验“数字钟的设计”。实验报告分七部分：实验一总结，实验二总结，实验三总结，实验四总结，实验五总结，综合实验总结，及总的学习体会。实验一：3—8译码器一、实验目的：1．通过一个简单的3—8译码器的设计，让学生掌握组合逻辑电路的设计方法；2．初步了解EPLD设计的全过程，初步掌握Altera软件的使用；3．掌握组合逻辑电路的静态测试方法。二、实验内容：利用MAX+plus II设计软件来实现3—8译码器的设计，并通过设计对软件进行初步的操作和认识。用MAX+plus II。用MAX+plus II编译一个项目前，必须确定一个设计作为当前项目。对于每个新的项目应该建立一个单独的子目录，当指定设计项目名称时，也就同时指定了保存该设计项目的子目录名。其步骤为：1、指定设计项目名称；2、选择器件；3、建立新文件。设计的输入：1、放置一个器件在原理图上；2、添加连线到器件的管脚上；3、保存原理图。设计项目的编译：在底层图编辑器中观察适配结果以及管脚的重新分配、定位，编译后可通过模拟一个项目来证明它的功能是正确的。三、实验数据表：1、电路图3—8译码器2、2、波形图：3、编译成功：四、实验小结：在验证译码器的功能的同时也对软件有了进一步的了解，刚开始做有一些不熟练，有一些不太适应，编译完成后，画出的波形也是正确的，但在下载到器件时却出现了问题，虽然显示下载成功但器件上没有显示，经过反复检查终于弄清了原来是器件的模式选择错误。总的来说本次实验还是成功的。实验二：组合电路一、实验目的：1、掌握组合逻辑电路的设计方法；2、加深对CPLD设计过程的了解，并比较原理图输入和文本输入的优劣。二、实验内容：1、设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于5时，判别电路输出为1，反之为0。实验电路：2、设计四个开关控制一盏灯的逻辑电路，要求合任一开关，灯亮；断任一开关，灯灭。3、设计一个优先排队电路，其排队顺序如下：A=1 最高优先权B=1 次高优先权C=1 最低优先权要求输出最高只能有一端为“1”，即只能是优先级较高的输入端所对应的输出端为“1”。AHDL设计输入：SUBDESIGN t2_1( d0,d1,d2,d3:INPUT;out: OUTPUT; )BEGINIF( (d3,d2,d1,d0) >= 5 ) THENout=VCC;ELSEout=GND;END IF;END三、实验数据表：1、2、3、4、四、实验总结：本次实验是可以通过VHD语言实现的，在次我们又接触了一种新的语言，可以实现电路设计的语言，对于一种设计，首先要有思路，在思路的引导下，用一定的媒介来实现自己的思路与想法，对自己的设计进行检验。实验三 触发器功能模拟一、实验目的：1、掌握触发器功能的测试方法；2、掌握基本RS触发器的组成及工作原理；3、掌握集成JK触发器和D触发器的逻辑功能及触发方式。二、实验内容：1、将基本RS触发器，集成J-K触发器，D触发器同时集成在一个CPLD芯片中模拟其功能，并研究其相互转化的方法。2．输入信号Sd、Rd对应的管脚接按键开关，CLK接时钟源（频率<0.5Hz）；输入信号J、K、D、R、S对应的管脚分别接拨码开关；输出信号QRS，NQRS，QRSC，NQRSC，QJK，NQJK，QD，NQD对应管脚分别接LED指示灯。将实验结果填入下表：表1 RS触发器：Rd Sd Q NQ0 1 0 11 0 1 01 1 不变0 0 不定表3 JK 触发器：J K Qn Qn+10 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0表4 D触发器：D CLK Rd Sd Q NQ* * 1 0 1 0* * 0 1 0 11 0——1 1 1 1 00 0——1 1 1 0 1* 0 1 1 Q0 NQ0三、实验数据表：四、实验小结实验十四 计数器及时序电路一、实验目的：1．了解时序电路的经典设计方法（D触发器和JK触发器和一般逻辑门组成的时序逻辑电路）；2．了解通用同步计数器，异步计数器的使用方法；3．了解用同步计数器通过清零阻塞法和预显数法得到循环任意进制计数器的方法；4．理解时序电路和同步计数器加译码电路的联系，设计任意编码计数器；5，了解同步芯片和异步芯片的区别。硬件需求：主芯片Altera EPF10K1004－4，时钟， 4位八段数码管。二、实验内容：用D触发器设计异步四位二进制加法计数器：实验内容中的6个实验均要通过实验十三的“扫描显示电路”内容进行显示，具体 连线根据每个实验内容完成时的管脚化分和定义，同相应的输入、输出接口功能模块相连，扫描模块的连接参考实验十三。三、实验数据表：四．实验小结：而根据 VHDL语言可以设计任意进制的计数器。这次实验为后面数字钟的设计打下基础，即设计出24进制，60进制，100进制的计数器。实验五：原理图及PCB设计一、实验目的：1．初步掌握PROTE199软件的使用。2．了解由555组成多谐振荡器，555组成单稳态触发器。二．实验内容：(1)设计电路原理图,包括(装入元器件库,放置及调整元器件位置,编辑元器件属性,绘制原理图)(2)电路图的后期处理,包括(检查电路原理图,电路原理图的修饰)(3)设计印制电路板(4)生成各种电路原理图报表文件,(主要是生成网络表文件).打开软件protel99，建立一个新的文件，将所用到的文件引入左侧区中。在工作区内将由555组成的多谐振荡器的电路图。多谐振荡器的工作原理如下：当工作电源接通后，通过R1、R2对电容C1充电，当VC上的电压上升到2/3V1时，RS触发器复位，输出为0，同时，内部放电三极管导通，C1通过R2、T（555内部）放电，当VC下降到1/3V1时，RS触发器置位，输出为1。实验电路图如下：三．实验数据表：四．实验小结经过和原生成的比较可以看出结果是正确的。实验六：数字钟（综合实验）一、设计任务（数字钟的功能）：1．具有时、分、秒、计数显示功能，以24小时循环计时；2．具有清零，调节小时、分钟功能；3．具有整点报时功能，整点报时的同时LED灯花样显示。扩展部分：在基础功能上添加以下几个功能：秒表，倒计时和闹钟。目的是：掌握多位计数器相连的设计方法；掌握十进制，六进制，二十四进制计数器的设计方法；继续巩固多位共用级扫描显示数码管的驱动及编码；掌握扬声器的驱动；LED灯的花样显示；掌握EPLD技术的层次化设计方法。而且需要以下硬件条件：1，主芯片 EPF10K10LC84－4；2 ，8个 LED灯；3，扬声器；4，8位八段扫描共阴极数码显示管；5，三个按键开关（清零，调小时，调分钟）二、实现方案：把整个实验分成如下电路模块：1．时钟计数： 秒——60进制BCD码计数：分——60进制BCD码计数：时——24进制BCD码计数：模块说明：各种进制的计数及时钟控制模块（ 10进制、 6进制、 24进制）；同时获个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。2．具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。4.计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时5.LED灯按个人爱好在整点时有花样显示信号产生。三、实现设计过程：.秒个位计数单元为10进制计数器，无需进制转换，我们采用的是VHDL语言编程实现的.秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器的程序稍微修改为6进制计数器分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换.1、十进制BCD码计数器library ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_signed.all;ENTITY c6 ISport(clk,clr : in std_logic;q : out std_logic_vector(2 downto 0));end c6;architecture one of c6 issignal count :std_logic_vector(2 downto 0);beginprocess(clk,clr)beginif clr="1" thencount<="000";elsif clk"event and clk="1" thenif count="1001" thencount<="000";elsecount<=count+1;end if;--for countend if; --for clrend process;q<=count;end ;2、二十四进BCD制码计数器：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;ENTITY count ISport( clk,clr,count_en : in std_logic;dout1,dout2 : out std_logic_vector(3 downto 0);car:out std_logic);=count2+"1";end if;if count2="0010"and count1="0011" thencount2<="0000";car<="1";else car<="0";end if;end if;end if;end process;dout1<=count1;dout2<=count2 ;end;3、六十进制计数器：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;USE ieee.std_logic_UNSIGNED.all;entity c60 isport(clk,clr,count_en:in std_logic;dout1,dout2:out std_logic_vector(3 downto 0);car:out std_logic);end c60;count1<="0000";count2<="0000";elsif clk"event and clk="1" thenif count_en="0" thencount1<=count1+"1";if count1 ="1001" thencount1<="0000";count2<=count2+1;end if ;if count2 ="0101" and count1 ="1001" thencount2<="0000";car<="1";else car<="0";end if ;end if ;end if ;end process;dout1<=count1;dout2<=count2;end ;4、实现报时器功能的程序：LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;USE ieee.std_logic_UNSIGNED.all;entity bijiaoqi isport(minu1,minu2,hour1,hour2,fen0,fen1,shi0,shi1:in std_logic_vector(3 downto 0);baoshi:out std_logic);end ;architecture rtl of bijiaoqi isbeginprocess(minu1,minu2,hour1,hour2,fen0,fen1,shi0,shi1)beginif hour1=shi0 and hour2=shi1 and minu1=fen0 and minu2=fen1 thenbaoshi<="1";else baoshi<="0";end if;end process;end;6、实现定时功能的程序：library ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;ENTITY dingshi ISPORT (hour,SET: IN STD_LOGIC;hour0,hour1 : out std_logic_vector(3 downto 0));END dingshi;architecture rtl of dingshi issignal n:std_logic;signal count3,count4 :std_logic_vector(3 downto 0);beginprocess(set,hour,n)beginn<=hour and set;if n" EVENT AND n="1" THENif count4>="0010" and count3="0011" thencount4<="0000";count3<="0000";else count3<=count3+1;if count3="1001" thencount4<=count4+1;count3<="0000";end if;end if;end if;end process;hour0<=count3;hour1<=count4;end;

在数字电路中，分频器用于较高频率的时钟进行分频操作，得到较低频率的信号，工作原理是计数。在音响行业，一般是指将音源根据高中低分成几个频段，采用高中

11.1寄存器1、寄存器，就是能够记忆或存储0和1数码的基本部件。通常都是由各种触发器和门电路来构成的。2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。3、在实际中，通常使用集成寄存器。本节讲解了寄存器的电路构成、工作原理、对74LS194双向移位寄存器的使用进行了介绍。（第1讲 寄存器）1.1寄存器1、寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。2、寄存器电路如下：寄存器电路（1）由四个D触发器构成，因为每一个D触发器可以存放1位二进制信息，所以上述电路的寄存器可存放一个4位二进制数码，一般也把这种寄存器称为数码寄存器。3、寄存器存放功能实现的过程：寄存器各管脚定义（1）电路中的CP是时钟控制端，也是寄存器的寄存指令控制端。  是直接清零端，通过  给各个触发器清零，在电路正常工作时，  置为高电位。  ~  是数据输入端。  ~  是数据输出端，（2）假设要存储的二进制数码为1011，当  =1时，在控制寄存指令CP脉冲上升沿的作用下，根据D触发器的特性，输入端  ~  的数码就一起送入了4各D触发器，输出端   、  、  此时置为1011，即完成了1011数码的寄存过程。数码的寄存过程总结：从这个寄存过程可以看出，寄存器在接受和输出数码信号时，各位数码都是同时打入到寄存器中的，输出端也即刻输出这组数码，这种输入输出的方式，称为并行输入、并行输出方式。1.2左移寄存器1、移位：在移位脉冲的作用下，每来一个时钟脉冲，寄存器数码便向右或向左移动一位，这种寄存器称为移位寄存器。2、根据移位方式的不同，可分为单向移位寄存器、双向移位寄存器。3、左移移位寄存器（单向）左移移位寄存器（1）D为数据输入端，  ~  为4个触发器，每个触发器的输入、输出依次相连，  ~  为数据输出端，CP为移位脉冲控制端，  为清零端。（2）为简便分析，假设通过  端清零信号将4个触发器全部清零，而我们准备存储的数码为1011，首先，D=1，第一个移位脉冲上升沿到来时，触发器  置1，则  =1，其他触发器仍然保持0态。第一个CP上升沿（3）接着，D=0，第二个移位脉冲上升沿到来时，触发器  置1，  置0，则  =1，  =0。第二个CP上升沿（4）再接着为D=1，第三个移位脉冲上升沿到来时，触发器  置1，  置0，  置1，则  =1， =0，  =1。第三个CP上升沿（5）最后一个数据，D=1，第四个移位脉冲上升沿到来时，触发器  置1， 置0，  置1，  置1，则  =1，  =0， =1，  =1。第四个CP上升沿（6）在第四个移位脉冲过后，完成了存数过程，这时，从4个触发器的Q端，可以得到并行输出的信号。即经过4个脉冲后，1011这4位数码可以从  依次经历一边，此为串行输出。1.2右移寄存器1、右移寄存器：寄存器仍然由4个D触发器构成，与上面左移情况不同的是，串行数据是从  输入D端送入，触发器  的输出端接到  的输入端，依次类推。右移寄存器1.3双向移位寄存器1、双向移位寄存器电路：既能实现左移，又能实现右移的寄存器。（1）电路主要由4个D触发器构成，另外用与门和或门的组合来控制寄存器，来实现左移和右移的功能。2、为了理解双向移位寄存器的工作过程，先分析移位触发器的情况：移位触发器的情况（1）要想实现数码的右移，  =  ；要想实现数码的左移，  =  ； 触发器的输入  =  +  ，从这个逻辑式可以看出，当R=1，L=0时， =  ，此时实现的是右移；当R=0，L=1时， =  ，此时实现的是左移；（2）将此分析过程应用到双向移位寄存器上，就可分析其左移和右移的过程了。3、集成移位寄存器---74LS194四位双向移位寄存器74LS194四位双向移位寄存器（1）  （1脚）数据清零端（低电平有效），  ~  （3脚~6脚）并行数据输入端，  ~  （12脚~15脚）并行数据输出端，  （2脚）右移串行数据输入端，  （7脚）左移串行数据输入端，  、  （9脚、10脚）为工作方式控制端，  （11脚）时钟脉冲输入端，（2）74LS194功能表74LS194功能表当  =0时，输出端清零；当  =1，  =  =0时，输出端处于保持状态；当  =1，  =1，  =0时，当时钟脉冲上升沿到来时，数据  ~  依次进行右移，实现右移的功能；当  =1，  =0，  =1时，当时钟脉冲上升沿到来时，数据  ~  依次进行左移，实现左移的功能；当  =1，  =  =1时，当时钟脉冲上升沿到来时，数据  ~  并行接收数据端  ~  的数据，实现并行输入的功能；

又称“双稳态多谐振荡器”。触发器（Flip Flop）是一种可以存储电路状态的电子元件。最简单的是由两个或非门，两个输入端和两个输出端组成的RS触发器（见图）。复杂一些的有带时钟（CLK）段和D（Data）端，在CLK端为高电平时跟随D端状态，而在CLK端变为低电平的瞬间锁存信号的D触发器。更常用的是两个简单D触发器级联而成的在时钟下跳沿所存信号的边缘D触发器，广泛应用于计数器、运算器、存储器等电子部件。 照 明 配 件：用于高强度气体放电灯(H.I.D)的启动,型号繁多.由于高强度气体放电灯启动时需要一个高电压来使气体电离进入等离子态，因而需要一个高压发生器做为启动器。这就是触发器早期的机械型触发器已经淘汰。现在绝大多数触发器都是使用可控硅或高压触发二极管的电子触发器，常用的型号有：OSRAM 的 CD-7 飞利浦的 SI51 SN58 爱伦的ALK400等　　在外加信号触发下能转换工作状态的电路。通常用触发器的输出端电压表明其工作状态。触发器分为两类。一类称为双稳态触发器，它有两个稳定的工作状态。在外加信号触发下电路可从一种稳定的工作状态转换到另一种稳定的工作状态。另一类称为单稳态触发器，它有一个稳定的工作状态和一个暂时稳定的工作状态。无外加信号触发时触发器处于稳定的工作状态，在受外加信号触发后触发器从稳定的工作状态转换到暂时稳定的工作状态，经过短暂时间后，自动返回到原来的稳定工作状态。 触发器 　　双稳态触发器 　基本电路如图1的上半部。它由两个反相器直接耦合而成。反相器1由晶体管T1和电阻Rc1R11及R12组成,反相器2由晶体管T2和电阻Rc2、R21及R22组成。反相器1的输出端Q即是反相器2的输入端，同样，反相器2的输出端悩也是反相器1的输入端,两级反相器是互相反馈的。这个电路具有两种稳定状态:一种稳态是T1管导通、T2管截止，Q端为低电位、悩为高电位;另一种稳态是T1管截止、T2管导通，Q端为高电位、悩端为低电位。加上电压 Ec和-Eb后电路即进入一种稳定状态。若不加触发信号，电路则永远处于这个稳定状态。 　　欲使电路从一种稳态转换到另一种稳态，必须外加触发信号。图1的下半部分是两个引导触发信号给各个反相器的电路。它们分别由微分电路R1C1、R2C2和隔离二极管D1、D2组成。 　　当外加负触发脉冲作用于引导电路的“S”端时,通过微分电路R1C1使D1导通,b1点呈低电位。此时不论触发器原处何种状态T1管截止，Q点变为高电位,T2管导通，悩点变为低电位。这种稳态称为触发器的“置位”状态，“S”端称为“置位”端。反之,外加负触发脉冲作用于“R”端时,则使悩端为高电位,Q端为低电位。这种稳态为触发器的“复位”状态,“R”端称为“复位”端。具有置位、复位功能的触发器称为R-S触发器。 　　双稳态触发器可用来构成各种计数器、分频器和寄存器等。 　　射极耦合触发器 　又称施密特触发器，其原理电路如图2。它也由两级反相器直接耦合而成。第一级反相器的输出端c1是第二级反相器的输入端。第一级反相器的输入端接输入触发电压ui，第二级反相器的输出端提供输出电压u0。两级反相器通过公共的发射极电阻Re耦合在一起，因而称射极耦合触发器。这种触发器也有两种稳定状态,一种稳态是T1管导通、T2管截止,输出u0为高电位；另一种稳态是T1管截止,T2管导通,u0为低电位。触发器的稳定状态决定于输入u电位的高低，因此这种触发器具有电位触发特性。当输入ui为低电位时,T1管截止,c1点电位升高，使T2管导通,输出u0也是低电位。当ui为高电位时，T1管导通,c1点电位下降，使T2管截止,u也是高电位。射极耦合触发器可用于波形的整形和鉴幅。 触发器 　　单稳态触发器 　单稳态触发器也由两个反相器构成(图3a)。与图1 的双稳态触发器相比，由晶体管T2组成的反相器2完全相同,但由晶体管T1组成的反相器1中,用电容器C代替电阻器R11，且R12接向 Ec。另外，在T1管的b1点接有由D1、R1及C1组成的引导电路, ui即外加触发信号。触发器的状态电压由c1及c2点输出。 触发器 　　图3b的波形表明单稳态触发器的工作过程。在外加负触发脉冲u到来以前（0～t1期间）,触发器处于稳定状态。由于b1点通过R12接向电压 Ec，T1导通,T2截止。c1点的电压uc1为低电位,c2点电压u为高电位,电容器C被充电。在t=t1瞬间,u到来,通过微分电路R1C1使D1导通,b1呈低电位，T1由导通变为截止,uc1上升为高电位；T2导通，uc2下降为低电位。这时,电容器C通过T2放电形成暂时稳定状态(t1～t2期间)，称为暂稳态。随着电容器C的放电，b1点电位上升，当t=t2时，b1点的电位又使T1管导通,uc1下降为低电位，T2管又截止,uc2电位上升。在t2～t3期间，uc2因受Rc2C充电的影响而上升缓慢，形成恢复期。t3以后进入原来的稳定状态。单稳态触发器可用于脉冲整形和脉冲延时。 触发器 　　各种触发器均可由分立元件构成，也可由集成电路来实现。但随着集成电路技术的发展，集成触发器品种逐渐增加，性能优良，应用日益广泛。基本触发电路有R-S触发器，T触发器，D触发器，J-K触发器等。

差放大器（OP1）、乘法器、电流放大器（OP2）、比较器（C1～C3）、运算跨导放大器（OTA1～OTA3）、触发器（FF1）和 PFC 输出驱动器等电路。PWM部分主要包括振荡器（与 PFC 共用）、比较器（C4～C10）、触发器（FF2）和PWM图腾柱（脉冲的上升和下降沿很陡，是近理想的矩形）栅极驱动器等单元电路。此外，TDA16888 还内置 7.5V 的精密带隙基准、欠电压锁定（UVLO）和电源控制电路。 TDA16888控制器可以在连续或断续方式下工作，采用平均电流和电压传感双环控制及前沿触发宽度调制，最大占空比为 94％。改进的电流型控制PWM电路可用作设计正向或回扫式变换器。为防止变压器饱和、后沿触发的PWM最大占空比限制在 50％。PFC 和PWM控制器在内部保持同步，在相同的频率上工作，固定频率范围从 15kHz 直至 200kHz。PFC 与PWM均采用快速软开关图腾柱栅极驱动（IA）。TDA16888 启动电源电流典型值为 50μA,静态工作 电流仅 15mA,具有低待机功耗。监视和保护特征主要包括 PFC 直流输出过电压和欠电压监测、峰值电流限制和 IC 电源欠电压闭锁等。TDA16888 可用作设计适用于世界各国AC线路、输入电压从 90V 到 270V 的高品质离线开关电（SMPS），满足国际标准关于 AC 输入电流的谐波限量要求，实现高于 0.99 的线路功率因数，并具有低成本、低损耗和高可靠等优点。 3、双运放IC-LM393 LM393是双运算放大器，其电源工作电压的范围很宽，单电源是2-36V，双电源供电是1-18V。 四、液晶开关稳压电源的工作原理 1、待机电源部分 当电源接入交流220V市电后，交流电通过进线滤波器（原理上节已分析）经桥式整流器和LC组成的高频滤波器变为100HZ的脉动直流，经电阻R80A-D与U2内部电路分压后，给U2送入启动电源，U2开始工作，其6脚送出驱动信号使功率开关管MOSFET开始工作，通过高频变压器T1和对应的整流管整流后，送出如下电源： 1）T1线组4经D4整流后，给U2（TS3843）送入工作电源。 2）T1绕组7经D23、D24整流后，给电视板送出待机电源5Vsb。 3）T1绕组8经D8整流后，提供本电源板使用的待机辅助电源30Vsb 4）T1绕组5经D5整流,Q14稳压，产生TDA16888的工作电源Vcc1 2、工作电源（12V、24V）部分 当电视机送入高电平开机信号（on/off）后，Q13导通，光耦U5工作，Q11导通，使Vcc1产生Vcc2，送入TDA16888的9脚，使芯片内PFC控制电路工作，8脚输出PFC驱动信号，功率开关管Q1、Q2工作，经升压电感L1和升压二极管D1后，输出400V直流电压。 PWM控制电路经软起动时间过渡后，10脚输出PWM驱动信号，功率开关管Q5Q6工作，经高频变压器T2耦合，整流滤波后，输出24V、12V电压。稳压调整取自24V电源，通过U11误差放大，光耦U4隔离，送入TDA16888的14脚，调整10脚输出的驱动脉冲信号宽度，以此来稳定输出电压。 2、 保护电路 1） TDA16888本身自带的保护功能有： ① 其19脚的输入电压（PFCR的分压）过高就过压保护，过低是欠压保护，立即关闭PFC和PWM的栅极驱动。 ② 其11脚是PWM的工作电流取样，即R2上的压降，若过大立即关闭PWM的栅极驱动。 ③ 其6脚上电压取自PFC的开关管的工作电流，即R1上的压降，若过大立即关闭PFC的栅极驱动。 2） 输出电压的保护 ①12V、24V的过流保护信号分别取自MR2和MR1上的压降，加到 U7（双运放）的同相输入端，其运放的反相输入端是U9和U10提供的基准电压。过流时，运放输出高电平，使Q7、Q8饱和导通接地，光耦U5输入也跟着接地而截止， Q11将断开TDA 16888的工作电源Vcc2，PFC与PWM电路都不工作，无12V和24V电压输出。 ②12V、24V的过压保护：分别来自ZD4与D18串联，ZD3与D19串联结点的过压保护信号，加到运放U8B的反相端，当大于设定值，运放输出高电平，使Q12、Q15饱和导通接地，光耦U5输入也跟着接地而截止， Q11将断开TDA 16888的工作电源Vcc2，PFC与PWM电路都不工作，无12V和24V电压输出。 五、电源的维修 1、维修方法 1）外观目视法 观察电路板有哪些元件有发烫，或烧伤变色的痕迹，再分析与此有关的电路，这种方法可以邦我们很快缩小故障范围。 2）电阻法 测量有关电路或元件的阻值，常用此法电阻、电容、晶体管的好坏。 3.电压法 测量有关电压值，特别是直流电压值，来判断故障。一般不用电流测量法，因为测量电流要断开有关电路，很麻烦。 4.外灌DC法 此法主要是外灌控制信号，如高电平或低电平信号，给芯片提供工作电压，来判定芯片或有关电路的工作是否正常。 5.关键点或组件切除法.如对有关电路或有关组件进行开路,若故障消除，则故障就在切除的部分。 3、 故障分析 该电源的组成框图如图3-4-8所示，该电源的待机电源与12V、24V电路无关。但12V、24V与它有关，因为TD16888的工作电源Vcc2是待机电路高频变压器一专用绕组提供的。见原理图3-4-8，保护电路三个通道运放的输出端是合在一起的，然后去控制Q12、Q15的接地，使光耦U5的输入端也随之接地，Q5断开，TDA16888失去Vcc2而不工作，达到保护

CD4017：十进制计数器/脉冲分配器CD4017 是5 位Johnson 计数器，具有10 个译码输出端，CP、CR、INH 输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。INH 为低电平时，计数器在时钟上升沿计数；反之，计数功能无效。CR 为高电平时，计数器清零。Johnson 计数器，提供了快速操作、2 输入译码选通和无毛刺译码输出。防锁选通，保证了正确的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。在每10 个时钟输入周期CO 信号完成一次进位，并用作多级计数链的下级脉动时钟。CD4017 提供了16 引线多层陶瓷双列直插(D)、熔封陶瓷双列直插(J)、塑料双列直插(P)和陶瓷片状载体(C)4 种封装形式。

四个抢答器电路之一。设计任务与要求：设计一个4路抢答器电路。具体要求如下：1与JK触发器，设计一个四路电路来回答大门。 2每个参与者的控制按钮，通过按下应答键发出的信号。 3按钮开关裁判共有的上电复位清零的响应。经过4比赛开始后，第一个按对应一个发光二极管的按钮，然后其他三个，然后按电路上的按钮不起作用。二。总体框图如下：组合逻辑门玩家灯泡门开关异步清零到此为止组合逻辑电路JK触发器，JK和终止高，使得T触发器中，玩家可以通过控制施加到所述时钟信号终端的时钟信号切换JK触发器，该JK触发器甚至一个小灯泡，当有一个信号的输出，从而使灯，有效回答。每个JK触发器的主持人控制异步清零结束时，小灯泡可以被消灭。额外的右门电路，光一次，在该区块的时钟信号到灯的其余所有触发器不再亮起，率先实现按开关从这个角度对应的播放器播放器，和然后对电路没有影响别人按钮，符合“赛后开始，第一个按对应一个发光二极管的按钮，然后其他两个，然后按电路上的按钮不起作用“的规定。三。选择设备和设备说明：（一）所选设备（表一）设备名称Multisim仿真系统的代码数量下降沿触发JK触发器74LS112 4与非门74LS03 4 2输入或非门4002BD 1 4输入灯泡探头4电阻R1R4 4 1K VCC 9 5V电源，引入了双掷开关单刀双掷图5（b）设备：（1）JK触发器：（1）凡在时钟信号不合逻辑的逻辑功能的作用由指定的以下特性表，不管它们如何引发被称为JK触发器。特征方程（表二）2.JK触发：3.JK触发状态转移图：4主从JK触发器，是解决主从RS触发器的R，有独特设计的问题和制约因素图（a）示出了主从JK触发器的逻辑图，在从触发器根据该参数回门的RS主要.. ..在Q的输入导致后门..获得输入。原来的S变成J，R变为K，由于主从电路结构不变的形式，而输入信号到J和K，名为主从JK触发器。 （A）（B）（C）（一）逻辑图（二）已使用的符号（三）国标符号图（b）是，人们已经使用的逻辑符号，CP端的小圆圈，只有当CP下降沿触发Q端和..将改变状态。图（c）所示的方框内国家标准逻辑符号，符号..所述延迟，由于图（a）由于来自JK触发器主时钟脉冲所示的投入它的输入信号的接收时间的上升沿，但是当下降沿为止的CP，Q端和到来..一边将改变状态.5 JK触发器的工作原理：下列四种情况来分析主从型JK触发器的逻辑功能。 （1）J = L，之前的时钟脉冲（CP = 0）触发的初始状态，K = l设定为0。则R的主要触发= K = 0，S = J = 1，时钟脉冲（CP = L）到来后，主触发器翻转进入状态。当从下一跳的CP是0点，主触发器状态从触发器R = 0不变，S = 1，它也被转变成一个状态。相反，设置触发器1的初始状态。同样的分析可以得到，主从触发器翻转为0状态。可见，JK触发器在J = 1，K = 1的情况下到上翻盖的时钟脉冲一次，=，具有计数功能。 （2）J = 0，K = 0时的触发器设置为0，初始状态时，CP = 1时，为R = 0的主触发器，S = 0时，保持不变。当一个CP跳，因为从触发器R = 1，S = 0时，其输出为0的状态，即触发器保持不变0的状态。如果初始状态为1时，触发器也保持状态不变。 （3）j = 1，K = 0时的触发器复位为0的初始状态。当CP =升，由于主触发器是R = 0，S = 1，将其翻转到一个状态。当CP跳，因为自R触发器= 0，S = 1。也变成一个状态。如果触发器的初始状态为1，当CP = 1，因为R = 0的主要触发，S = 0，它保持了原来的状态不变;从一个较低的CP跳转到晚上12点，因为从触发器R = 0，S = 1，状态被维持。 （4）J = 0，K = 1设置的触发器的初始状态是一个状态。当CP = 1，由于R = 1的主触发器，S = 0时，它翻转成0状态。当从触发器的下一个CP跳也变成0状态。如果触发器的初始状态为0的状态，当CP = 1，因为R = 0的主要触发，S = 0，它保持了原来的状态不变，在从下一跳CP是晚上12点，因为从触发器的R = 1，S = 0，0的状态被保持。 6.JK触发动作功能：触发器翻转两步动作。首先，在时钟CLK = 1，则主触发信号输入端JK，被设置为相反的状态，并且不会从触发器移动，第二个步骤，当CLK的来自主触发下降沿触发器按照国家翻转，所以改变Q，Q"端的状态出现在CLK的下降沿。 （CLK变为低电平，如果信号是有效的，则Q和Q"的状态发生在CLK的上升沿）作为主触发器本身是电平触发的SR触发器，所以整个时间CLK = 1时，输入将来自控制动作的主要触发信号。由于两个这样的行动的特点，采用主从触发器中经常会遇到这样的情况，也就是CLK = 1期间输入信号改变后发生，当CLK的下降沿从国家到达呢不根据状态的输入信号，以确定的时刻不一定触发，但必须改变在输入信号的整个过程中，考虑CLK = 1触发下一个状态可以被确定。 7当使用JK触发器注：只有较低的输入CLK = 1这个状态的所有条件保持不变，与CLK输入的时间决定的子状态的状态肯定是件遥不可及的下降沿触发。否则，变化的全过程，必须在输入CLK = 1的状态，以确定当CLK的下降沿到达下一个状态触发考虑。 8由于这种设计的同事们的JK JK触发器那么高的两端，成T触发器，触发器这样解释其中T：在某些情况下，需要这样一个逻辑函数触发，当控制信号T = 1，每一个时钟信号，并且其状态翻转一次;且当t时，时钟信号到达他的状态= 0保持不变。与此逻辑函数被调用T触发器触发器。 （表III）TQQ * 0 0 0 0 1 1 1 0 1 1 1 0 9.JK对比T触发器的触发器在下面（表4）的图（之二）74LS03与非门：他的如下特征74LS00D 4 2输入与非门74LS03内部结构74LS03D端子符号：1A - 4A.1B--4B输入端1Y - 4Y的74LS03逻辑图的输出（3）4002BD 4输入或非门具有两个输入，例如：逻辑电路和逻辑功能是一个国际性的符号或非门：输入全零的输出为1，只要有一个输入，输出为0。或非门的真值表如表所示。 （表V）的NOR逻辑门的功能进行了说明，通过逻辑表达式：四个功能模块电路可以分为三个模块：Ⅰ，触发电路Ⅱ，异步清除电路Ⅲ，下面门，I分别为电路的各功能和效果描述：Ⅰ，触发电路：该电路是由玩家控制的游戏者按下按钮时，左边的引脚连接到高电平时NAND门，与非门，所述时钟信号的转换后的触发电路框图Ⅱ后，异步清楚一旦电路当玩家回答：0，当以前的状态为高，所以在时钟信号的下降沿到达JK触发器，JK触发器被触发时，灯泡，下面具体电路中，开关可以由连接到低电平，然后在CLK的低电平，使得每个触发器被异步清除时，灯是关闭的，则控制电路在主机来控制，从而使主机的作用，当主机开关当放置在一个较高的水平，JK触发器的工作，准备下一次的答案，具体电路如下：异步清零原理图Ⅲ，门：由或非门可以用正确的脚与非门进行控制，当有之后玩家回答，有输出为高的方式，经过NOR门变为低电平时，环回至与非门，与非门的输出为低，从而阻断JK触发器，所以其他玩家回答是无效，具体电路如下：五门原理图，设计原理图如下：（一）4人抢答电路，具体工作如下电路准备工作状态，四个开关J1J3运动员放在左侧，NAND的不是左侧门与针接触，主机上正确的地方高液位开关J5的，此时指示灯为关闭。一旦响应指令，第一个按下按钮四个人在这里假设玩家率先按下1号键，然后其他玩家此刻也没有迫切的按钮，J1切换到右侧关闭的门留下的非管脚侧连接到高电平时，通过向低电平的NAND门翻转时，JK触发器的时钟信号变低时，下降沿到来了，所以号1的JK触发器，该输出信号变为高，使得第一播放机灯泡点亮。同时JK触发器输出高电平到或非门，翻转通过或非门变低，随后回到了第2第3和第4个玩家与非门向右针，即使第2第3个按钮的第四个位置右侧播放器，使得左引脚为高，但右侧的针的低，它穿过NAND门仍然很低，由与非门反相变为高电平，所以第二对第三JK的第四触发器的时钟信号CLK仍然很高，所以下降未到，所以JK触发器不翻转，因此输出仍然较低，所以第二个第三个4无灯泡不符合的要求称号。显示占上风作为第1个抢答成功，第二第三第四的球员并没有成功地回答。圆形的答案结束后，主持人将切换到异步清零低端，那么，JK触发器设置为零，所以小灯泡熄灭，主机可以切换回J5高，答案在下一轮。 （二）Multisim仿真：①当玩家一抢一个例子，模拟图如下：如图1，首先玩家按下按钮，234玩家剩余数量虽然后来按下按钮，但灯泡仍然不亮，以满足在标题所示的要求。 ②后，主机异步清零，仿真结果如下：当主机将结束归零开关5关闭所有灯泡，切换回左侧后玩家可以在下一回合，以符合题目的要求回答。

74LS373 三态八D锁存器引脚 : 1---G 2---Q0 3---D0 4---D1 5---Q1 6---Q2 7---D2 8---D3 9---Q3 10---VSS11---*EN 12---Q4 13---D4 14---D5 15---Q5 16---Q6 17---D6 18---D7 19---Q7 20---VDD功能 :*EN G D Q 0 1 1 10 1 0 00 0 - 保持1 - - 高阻

按计数增减分:加法计数器,减法计数器,加/减法计数器. 7.3.1 异步计数器 一,异步二进制计数器 1,异步二进制加法计数器 分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器. 分析方法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状态表,进而分析出其逻辑功能. 2,异步二进制减法计数器 减法运算规则:0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推. 注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式. (2)CT74LS161的逻辑功能 ①=0时异步清零.C0=0 ②=1,=0时同步并行置数. ③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数. ④==1且CPT·CPP=0时,计数器状态保持不变. 4,反馈置数法获得N进制计数器 方法如下: ·写出状态SN-1的二进制代码. ·求归零逻辑,即求置数控制端的逻辑表达式. ·画连线图. (集成计数器中,清零,置数均采用同步方式的有74LS163;均采用异步方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同步方式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等) 试用CT74LS161构成模小于16的N进制计数器 5,同步二进制加/减计数器 二,同步十进制加法计数器 8421BCD码同步十进制加法计数器电路分析 三,集成同计数器 1,集成十进制同步加法计数器CT74LS160 (1)CT74LS160的引脚排列和逻辑功能示意图 图7.3.3 CT74LS160的引脚排列图和逻辑功能示意图 (2)CT74LS160的逻辑功能 ①=0时异步清零.C0=0 ②=1,=0时同步并行置数. ③==1且CPT=CPP=1时,按照BCD码进行同步十进制计数. ④==1且CPT·CPP=0时,计数器状态保持不变. 2.集成十进制同步加/减计数器CT74LS190 其逻辑功能示意图如教材图7.3.15所示.功能如教材表7.3.10所示. 集成计数器小结: 集成十进制同步加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器.此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式. 74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同.74192是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74193相同. 7.3.3 利用计数器的级联获得大容量N进制计数器 计数器的级联是将多个计数器串接起来,以获得计数容量更大的N进制计数器. 1,异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量. 举例:74LS290 (1)100进制计数器 (2)64进制计数器 2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下一级计数器计数.同步计数器级联的方式有两种,一种级间采用串行进位方式,即异步方式,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,异步方式的速度较慢.另一种级间采用并行进位方式,即同步方式,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲,而低位计数器的进位输出送高位计数器的计数控制端. 举例:74161 (1)60进制 (2)12位二进制计数器(慢速计数方式) 12位二进制计数器(快速计数方式) 7.4 寄存器和移位寄存器 寄存器是由具有存储功能的触发器组合起来构成的.一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成. 按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类.基本寄存器只能并行送入数据,需要时也只能并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入,并行输出,也可以串行输入,串行输出,还可以并行输入,串行输出,串行输入,并行输出,十分灵活,用途也很广. 7.4.1 基本寄存器 概念:在数字电路中,用来存放二进制数据或代码的电路称为寄存器. 1,单拍工作方式基本寄存器 无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0～D3,就立即被送入进寄存器中,即有: 2.双拍工作方式基本寄存器 (1)清零.CR=0,异步清零.即有: (2)送数.CR=1时,CP上升沿送数.即有: (3)保持.在CR=1,CP上升沿以外时间,寄存器内容将保持不变. 7.4.2 移位寄存器 1.单向移位寄存器 四位右移寄存器: 时钟方程: 驱动方程: 状态方程: 右移位寄存器的状态表: 输入 现态 次态 说明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 连续输入4个1 单向移位寄存器具有以下主要特点: 单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移. n位单向移位寄存器可以寄存n位二进制代码.n个CP脉冲即可完成串行输入工作,此后可从Q0～Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作. 若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零. 2.双向移位寄存器 M=0时右移 M=1时左移 3.集成双向移位寄存器74LS194 CT74LS194的引脚排列图和逻辑功能示意图: CT74LS194的功能表: 工作状态 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 异步清零 保 持 右 移 左 移 并行输入 7.4.3 移位寄存器的应用 一,环形计数器 1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环. 结构特点:,即将FFn-1的输出Qn-1接到FF0的输入端D0. 工作原理:根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0.即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲. 实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n 2,能自启动的4位环形计数器 状态图: 由74LS194构成的能自启动的4位环形计数器 时序图 二,扭环形计数器 1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环. 实现扭环形计数器时,不必设置初态.扭环形计数器的进制数 N与移位寄存器内的触发器个数n满足N=2n的关系 结构特点为:,即将FFn-1的输出接到FF0的输入端D0. 状态图: 2,能自启动的4位扭环形计数器 7.4.4 顺序脉冲发生器 在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器. 顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间,一定顺序轮流为1,或者轮流为0.前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器. 一,计数器型顺序脉冲发生器 计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成. 举例:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器. 二,移位型顺序脉冲发生器 ◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发生器. ◎时序图: ◎由CT74LS194构成的顺序脉冲发生器 见教材P233的图7.4.6和图7.4.7 7.5 同步时序电路的设计(略) 7.6 数字系统一般故障的检查和排除(略) 本章小结 计数器是一种应用十分广泛的时序电路,除用于计数,分频外,还广泛用于数字测量,运算和控制,从小型数字仪表,到大型数字电子计算机,几乎无所不在,是任何现代数字系统中不可缺少的组成部分. 计数器可利用触发器和门电路构成.但在实际工作中,主要是利用集成计数器来构成.在用集成计数器构成N进制计数器时,需要利用清零端或置数控制端,让电路跳过某些状态来获得N进制计数器. 寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用. 寄存器分为基本寄存器和移位寄存器两大类.基本寄存器的数据只能并行输入,并行输出.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据可以并行输入,并行输出,串行输入,串行输出,并行输入,串行输出,串行输入,并行输出. 寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路. 在数控装置和数字计算机中,往往需要机器按照人们事先规定的顺序进行运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序.通常采取的方法是,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲,以控制系统各部分协调地工作. 顺序脉冲发生器分计数型和移位型两类.计数型顺序脉冲发生器状态利用率高,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产生竞争冒险,需要采取措施消除.移位型顺序脉冲发生器没有竞争冒险问题,但状态利用率低.

不正确，那一方悬空，那一方是1。不论是JK,还是RS，都一样。具体为什么是1，我也不知道（别用板砖拍我-_-!），老师没讲……

通常我们所熟悉的计算机内存条，外观是一个长方形的，上面有的黑色小正方形就是内存颗粒，还有一些电子原件，内存的工作原理分4部分，请楼主耐心看完：内存工作原理 1.内存寻址 首先，内存从CPU获得查找某个数据的指令，然后再找出存取资料的位置时（这个动作称为“寻址”），它先定出横坐标（也就是“列地址”）再定出纵坐标（也就是“行地址”），这就好像在地图上画个十字标记一样，非常准确地定出这个地方。对于电脑系统而言，找出这个地方时还必须确定是否位置正确，因此电脑还必须判读该地址的信号，横坐标有横坐标的信号（也就是RAS信号，Row Address Strobe）纵坐标有纵坐标的信号（也就是CAS信号，Column Address Strobe），最后再进行读或写的动作。因此，内存在读写时至少必须有五个步骤：分别是画个十字（内有定地址两个操作以及判读地址两个信号，共四个操作）以及或读或写的操作，才能完成内存的存取操作。 2.内存传输 为了储存资料，或者是从内存内部读取资料，CPU都会为这些读取或写入的资料编上地址（也就是我们所说的十字寻址方式），这个时候，CPU会通过地址总线（Address Bus）将地址送到内存，然后数据总线（Data Bus）就会把对应的正确数据送往微处理器，传回去给CPU使用。 3.存取时间 所谓存取时间，指的是CPU读或写内存内资料的过程时间，也称为总线循环（bus cycle）。以读取为例，从CPU发出指令给内存时，便会要求内存取用特定地址的特定资料，内存响应CPU后便会将CPU所需要的资料送给CPU，一直到CPU收到数据为止，便成为一个读取的流程。因此，这整个过程简单地说便是CPU给出读取指令，内存回复指令，并丢出资料给CPU的过程。我们常说的6ns（纳秒，秒－9）就是指上述的过程所花费的时间，而ns便是计算运算过程的时间单位。我们平时习惯用存取时间的倒数来表示速度，比如6ns的内存实际频率为1／6ns＝166MHz（如果是DDR就标DDR333，DDR2就标DDR2 667）。 4.内存延迟 内存的延迟时间(也就是所谓的潜伏期，从FSB到DRAM)等于下列时间的综合：FSB同主板芯片组之间的延迟时间(±1个时钟周期)，芯片组同DRAM之间的延迟时间(±1个时钟周期)，RAS到CAS延迟时间：RAS(2-3个时钟周期,用于决定正确的行地址)，CAS延迟时间 (2-3时钟周期,用于决定正确的列地址)，另外还需要1个时钟周期来传送数据，数据从DRAM输出缓存通过芯片组到CPU的延迟时间(±2个时钟周期)。一般的说明内存延迟涉及四个参数CAS（Column Address Strobe 行地址控制器）延迟，RAS（Row Address Strobe列地址控制器）－to－CAS延迟，RAS Precharge（RAS预冲电压）延迟，Act-to-Precharge（相对于时钟下沿的数据读取时间）延迟。其中CAS延迟比较重要，它反映了内存从接受指令到完成传输结果的过程中的延迟。大家平时见到的数据3—3—3—6中，第一参数就是CAS延迟（CL＝3）。当然，延迟越小速度越快。内存最常见的故障就是出现在金手指部分和内存颗粒损坏，金手指部分的故障比较容易解决，一般只需将金手指用橡皮擦擦感觉即可，内存颗粒就要专业的维修人员才能解决。因为制作材料和工作原理不同，内存是一种半导体存储器，简称RAM。RAM的优点是存取速度快、读写方便，缺点是数据不能长久保持，断电后自行消失，因此主要用于计算机主存储器等要求快速存储的系统。按工作方式不同，可分为静态和动态两类。静态随机存储器（SRAM）的单元电路是触发器，存入的信息在规定的电源电压下便不会改变。SRAM速度快，使用方便。动态随机存储器 （ DRAM ）的单元由一个金属-氧化物-半导体（MOS）电容和一个MOS晶体管构成，数据以电荷形式存放在电容之中 ，需每隔 2～4毫秒对单元电路存储信息重写一次（刷新）。

影响发动机正常工作啊，加速无力，无急加速，加速耸车，怠速不稳。

一、直流散热风扇工作原理及应用根据供电方式不同，电机有直流种交流两种类型。电脑中使用有风扇为直流电机，供电电压为+12V，转速在1000~10000转/分之间。直流电机是将直流电转换为机械的旋转机械。它由定子、转子和换向器三个部分组成，定子（即主磁极）被固定在风扇支架上，是电机的非旋转部分。转子中两组以上的线圈，由漆包线绕制而成，称之为绕组。当绕组中有电流通过时产生磁场，与定子的磁场产生力的作用。由于定子是固定的，因此转子在力的作用下转动。换向器是直流电动的一种特殊装置，由念许多换向片组成，每两个相邻的换向片中是绝缘片。在换向器的表面有弹簧压着固定的电刷，使转动的电枢绕组得以同外电路链接。当转子转过一定的角度后，换向器将供电电压接入别一对绕组，并在该绕组中继续产生磁场。可见，由换向的存在，使电枢线圈中受到的电磁转距保持不变，在这个电磁转距作用下使电枢得以旋转。转子利用轴承与外壳之间实现动配合。购房的扇叶固定在转子上，因此，当转子旋转时，扇叶将与转子一起转动起来。普通风扇一般采用含油轴承；而为了提高风扇运转的稳定性和增加使用寿命，通常采用更为先进的液压轴承；为了更高提高风扇的稳定性和增加使用寿命，风扇采用滚珠轴承，更高效率的提高了风扇的寿命。二、有刷电机与无刷电机如前所述，直流电机是利用碳刷实现换向的。由于碳刷存在摩擦，使得电刷乃至电机的寿命减短。同时，电刷在高速运转过程中会产生火花，还会对周围的电子线路形成干扰不。为此，人们发明了无需碳刷的直流电机，能常也称作无刷电机（brushless motor)。无刷电机将绕组作为定子，用永久磁铁作为转子，结构上与有有刷电机正好相反。无刷电机采用电子线路切换绕组的能电顺序，产生旋转磁场，推动转子做旋转运动。无刷电机由于没有碳刷，无需维护寿命长，速度调节精度高。因此，无刷电机正在迅速取代传统有刷电机，带变频技术有家电（如变频空调、变频电冰箱等）就是使用了无刷电机，上前散热风扇中几乎全部使用无刷电机。三、变频电机工作原理拆开直流散热风扇的电机，直流散热风扇采用的是变频电机，这从线圈所在位置就可以辨认出来。变频电机控制电路板，控制芯片将集DSP功能与驱动器械于一体，简化了电路结构。通过对控制芯片编程，可改变电机转速。电机有结构变频电机具有直流电机特性、却采用交流电机结构。也就是说，虽然外部接入的是直流电，却采购用直流-交流变压变频器控制技术，电机本体完全按照交流的原理去工作。因此，变频电机也叫“自控变频同步电机”，电动机有转速N取决于控制器的所设定频率F。三相星形接法有变频电机控制电路，直流供电经MOS管组成的三相变频电路向电机的三个绕组分时供电。每一时刻，三对绕组中仅有一对绕组中有电通过，产生一个磁场，接着停止向这对绕组供电，而给相邻的另一对绕组供电，这样定子中的磁场轴线在空间旋转120°，转子受到磁力的作用跟随定子磁场作120°旋转。将电压依次加在A+B－、A+C-、B+C-、B+A-、C+A-、C+B-上，定子中便形成旋转磁场，于是电机连续转动。变频电机的驱动电路由主回路和控制回路两部分组成，现在已经将这两部分集成到同一个芯片中，这样只要使用一个器件便可实现变频电机的全部控制功能，简化了电路结构，常用的控制芯片有日本三洋公司的LB1964，美国MAXIM公司的MAX6625、和意法半导体公司的ST72141等。随着工业界对节能和噪声抑制的日益重视，许多工业产品都趋向采用无刷电机，对电机微控制器提出了更高要求，作为新一代电机控制DSP芯片，TI公司高性价比的TMS320C240非常适合于完成这一任务。四、变频电机的电路组成为了对风扇电机的运行状况进行监控，需要从风扇电机向主板输出速度信号，实现风扇运行情况的监控。监控电路用来显示风扇转速，并可实现报警和电电脑的生动停机，以防止因风扇停转而烧毁CPU或其它器件的情况出现。现在变频电机普遍采用集成功率器件来实现这一功能，使控制线路大为简化。为了实现精确控制效果，必须向集成功率器件输入反映转子位置的信号，因此变频电机必须具有电机位置反馈机制，目前通常使用霍尔元件或和光电传感器两种手段进行位置和转速检测。霍尔器件是一种基于霍尔效应的磁传感器，霍尔效应是美国科学家爱德文·霍尔于1879年发现的。目前，使用霍尔效应的磁传感器产品已得到广泛的应用。霍尔效应原理。在一块通电的半导体薄片上，加上和片子表面垂直的磁场B，在薄片的横向两侧会出现一个电压（Vh称为霍尔电压）变频电机利用霍尔器件测量转子的相对位置，所获得的信号输入到控制芯片中，驱动电机旋转。同时，还可将该信号通过主板输出，作为测速信号使用，可谓一箭双雕。由于换向脉冲为方波信号，在主板上经过简单处理便可输送给主板进行显示和控制。由于电机的相数一般在2个以上，换向信号的频率为电机的转速的若干倍，因此，如果利用换向脉冲作为测速信号，必须经过除法运算才能得到真实的电机转速。霍尔锁定型开关电路CS2018构成的无刷电机控制电路，CS2018内部集成了霍尔电压发生器、差分放大器、史密特触发器和集电极开路的输出级等，它可直接驱动小功率的电机绕组。有些风扇采用光电传感器来检测风扇的速度，具体做法是：在电动机转子上设置一个遮光板，这样电机每转过一圈，遮光板就会将发光二极管照射到光敏管上的光线阻断一次，光敏管的集电极上电压改变一次，这样便可得到反映电机转速的脉冲信号。从上面的介绍可以看出，利用霍尔传感器和光电传感器所得到的测速信号是有区别的。利用光电传感器测速，速度信号的频率与电机转速相同，而利用霍尔器件输出的换向信号作为测速信号时，两者相差若干倍：如果是两相电机，换向信号的频率为转速的2倍，三相电机中换向信号的频率则是转速的3倍。在这里，BIOS中显示的速度是不是真实的风扇转速，在使用中务必请大家注意！五、转速调节方法直流电机调速方式有两种：调压调速和调频调速。采用有刷电机的普通风扇可以通过调压方式改变转速，而采用变频电机的风扇，只能通过调频方式进行调速。对于有刷电机来说，改变供电电压，则是改变转子绕组中电流从而改变磁场强度和转矩，电机的转速随着转矩的增加而升高，随着转矩的减小而降低。这种电机在负载阻力增大时，电机的转速会随之下降。要想在荷载变化时维持转速不变，必须采用闭环控制，通过速度负反馈来实现，因此控制电路比较复杂。一个实用的有刷电机控制方案，它是利用MIC501专用芯片为核心结合一些外围元件实现的。无刷电机控制电路进行一个简单的比较，便可发现两者电路结构的明显区别。在有刷电机电路中，电机主回路中与功率晶体管VT串联，VT的作用相当于一个可变电阻，芯片7脚输出的信号通过基极电阻Rb与其基极相连，对VT的导通程度进行控制，电机转速随VT的导通程度的变化而变化。VT截止时，电机停转;VT饱和导通时，电机全速(Full Speed)旋转。为热敏电阻，接入控制芯片的第一个控制端VT1，实现转速-温度自动控制；从第二个控制输入端接入一个由可变电阻组成的偏置电路，可实现转速的手动控制。由于有刷电机的转速受到荷载大小的影响，采用这种电机的风扇在使用过程中容易因为灰尘和润滑不良等因素造成转速下降甚至停转，对CPU等昂贵部件的安全构成威胁。在电脑故障中，因为风扇转速下降导致的电脑死机、蓝屏和重启动等故障经常发生，其中也有因风扇停转而导致芯片烧毁的案例。变频电机则很少出现这些问题，因为其转速只与所设定的频率有关，而与载荷和供电电压无关，无需转速反馈控制，即可实现恒定转速，因此风扇运转的稳定性和可靠性大大增强。读到此处，细心的读者也许要问，金星12型风扇配件中用来调速的旋钮是一个电位器，难道这款风扇采用了技术落后的有刷电机而不是变频电机吗？因为有刷电机通常通过调节串联电阻来调节供电电压，以实现转速调整，调节电阻阻值实际上就是调节供电电压。其实不然，与有刷电机控制电路输出模拟信号不同，变频电机的转速控制完全基于DSP（数字信号处理）控制过程。电位器本身实现的直流电压调节，它从DSP芯片的模拟信号输入端接入，其参数经过A/D转换后，控制芯片的输出仍为数字信号。简言之，有刷电机的控制过程，从输入到输出是完全模拟的，而变频电机的控制电路输入模拟信号（如温度、电压或PWM信号），而输出数字信号。一些高档风扇可根据被散热设备的温度变化自动调节转速，其过程是：利用温度传感器（热敏电阻等）测量被散热设备的温度，并将其数值反馈给风扇控制电路，控制电路根据所设定的温度-转速特性曲线调节风扇转速。风扇的这种自适应功能既能有效地保护被散热设备，又能在温度较低时减少耗电和噪音。一些厂商之所以给他们的产品冠以“智能风扇”的美名（如曜越科技的SMART CASE FAN 11风扇），正是因为具有这种功能。六、风扇的监控与保护尽管变频电机有很高的可靠性，但它仍然是机械器件，在长时间使用时，其速度可能会下降甚至停转，所以最好对风扇的运行状态进行实时监测，便于及时发现问题。目前，对风扇自身的监控方式有报警传感器和速度传感器两种类型，利用报警传感器可在风扇速度低于某个门限值时给出报警信号，而速度信号输出则可实现风扇速度的实时监控。从风扇电路输出的报警信号有“高电平”和“低电平”两种状态，两种电平所代表的意义一般按照正逻辑体制，高电平表示“故障”，低电平表示“正常”。从风扇电路输出的转速信号通常为脉冲形式，每个波头表示风扇转过一圈，这样的信号可直接通过数据总线提供给主机进行显示。某些风扇输出的转速信号并不是风扇的真实转速，而是转速的倍数，譬如每转一圈产生2个、4个或6个脉冲，必须经过处理才能形成反映风扇的真实转速信号。如欲辨别风扇转速是真实转速还是某个倍数，可使用转速表测量实际转速，然后与显示的数据进行比较。风扇的测速信号一般从三引线插头输出，三根引线中黄色和黑色分别为+12V电源和接地，别外一种颜色的线则是转速信号输出线。应该注意的是，某些三引线风扇的第三根引线并不是测速信号输出线，而是转速控制信号线，通过 它向风扇电机输入调速控制信号。七、高档风扇的接线普通风扇只有一个电源插头，使用起来很简单。高档风扇有很多插头，必须弄清楚它们的功能并进行正确的设置和连接后，那些高级功用才能得以利用。1、 测温信号的连接。温度信号一般采用热敏电阻作为温度传感器进行温度采样。以Tt金星12型风扇为例，其温度变化导致热敏电阻的阻值变化，因此输入信号是没有极性的。只要将热敏电阻置于CPU和散热片之间，然后拔去风扇上的黄色信号线的跳线，将风扇的黄色信号线插头，测温信号线的连接就完成了。.2、 调速器信号线的连接。手动调速器实际上是一个可变电阻，阻值调至最小（或用跳线短接）时风扇的转速最低，阻值最大时（或拨去跳线）风扇全速运转。Tt金星12型风扇随机附件中有两个调速器，可根据情况选用其中之一。既可安装在主机箱前面板的3.5”软驱的位置，也可安装在主机背后的插槽位置。最后将插头连接风扇的红线插座上即可。

能帮你做也是要收费的吧？

摘要：红外测温仪是如何工作的？红外测温仪重量轻、体积小、使用方便，并能可靠地测量热的、危险的或难以接触的物体，而不会污染或损坏被测物体。以下为你介绍红外测温仪的应用范围。远红外测温仪是如何工作的远红外测温仪的应用范围一、为何采用非接触红外测温仪？非接触红外测温仪采用红外技术可快速方便地测量物体的表面温度。不需要机械的接触被测物体而快速测得温度读数。只需瞄准，按动触发器，在LCD显示屏上读出温度数据。红外测温仪重量轻、体积小、使用方便，并能可靠地测量热的、危险的或难以接触的物体，而不会污染或损坏被测物体。红外测温仪每秒可测若干个读数,而接触测温仪每秒测量就需要若干分钟的时间。二、红外测温仪如何工作？红外测温仪接收多种物体自身发射出的不可见红外能量，红外辐射是电磁频谱的一部分，它包括无线电波、微波、可见光、紫外、R射线和X射线。红外位于可见光和无线电波之间，红外波长常用微米表示，波长范围为0.7微米－1000微米，实际上，0.7微米－14微米波带用于红外测温仪。三、如何确保红外测温仪测温精度？红外技术及其原理的无异议的理解为其精确的测温。当由红外测温仪测温时，被测物体发射出的红外能量，通过红外测温仪的光学系统在探测器上转换为电信号，该信号的温度读数显示出来，有几个决定精确测温的重要因素，最重要的因素是发射率、视场、到光斑的距离和光斑的位置。发射率，所有物体会反射、透过和发射能量，只有发射的能量能指示物体的温度。当红外测温仪测量表面温度时，仪器能接收到所有这三种能量。因此，所有红外测温仪必须调节为只读出发射的能量。测量误差通常由其它光源反射的红外能量引起的。有些红外测温仪可改变发射率，多种材料的发射率值可从出版的发射率表中找到。其它仪器为固定的予置为0.95的发射率。该发射率值是对于多数有机材料、油漆或氧化表面的表面温度，就要用一种胶带或平光黑漆涂于被测表面加以补偿。使胶带或漆达到与基底材料相同温度时，测量胶带或漆表面的温度，即为其真实温度。距离与光斑之比，红外测温仪的光学系统从圆形测量光斑收集能量并聚焦在探测器上，光学分辨率定义为红外测温仪到物体的距离与被测光斑尺寸之比（D:S）。比值越大，红外测温仪的分辨率越好，且被测光斑尺寸也就越小。激光瞄准，只有用以帮助瞄准在测量点上。红外光学的最新改进是增加了近焦特性,可对小目标区域提供精确测量，还可防止背景温度的影响。视场，确保目标大于红外测温仪测量时的光斑尺寸，目标越小，就应离它越近。当精度特别重要时，要确保目标至少2倍于光斑尺寸。四、如何进行红外测温仪测温？为了红外测温仪测温，将红外测温仪对准要测的物体，按触发器在仪器的LCD上读出温度数据，保证安排好距离和光斑尺寸之比，和视场。用红外测温仪时有几件重要的事要记住：1、只测量表面温度，红外测温仪不能测量内部温度。2、不能透过玻璃进行测温，玻璃有很特殊的反射和透过特性，不允许精确红外温度读数。但可通过红外窗口测温。红外测温仪最好不用于光亮的或抛光的金属表面的测温（不锈钢、铝等）。3、定位热点，要发现热点，仪器瞄准目标，然后在目标上作上下扫描运动,直至确定热点。4、注意环境条件：蒸汽、尘土、烟雾等。它阻挡仪器的光学系统而影响精确测温。5、环境温度，如果红外测温仪突然暴露在环境温差为20度或更高的情况下，允许仪器在20分钟内调节到新的环境温度。五、最普通的红外测温仪应用是哪些？非接触红外测温仪有许多应用，最普通的有：1、汽车工业：诊断汽缸和加热／冷却系统。2、HVAC：监视空气分层、供／回记录、炉体性能。3、电气：检查有故障的变压器、电气面板和接头。4、食品：扫描管理、服务及贮存温度。

1、机械制图学习工程制图的基本知识和方法、投影原理、视图、剖视、剖面、零件图、装配图、轴测图，使学生能绘制简单的零件图、装配图，并具有阅读视图和绘制控制工程图的能力。2、电工基础学习电路的基本原理和基本规律。使学生掌握直流电路、交流电路和一阶动态电路的计算及基本分析方法，了解非正弦周期性电流电路、二阶动态电路的概念和磁路的基本概念，会进行简单磁路的计算。学习常用电工仪表的基本结构和原理。使学生掌握直流、交流仪器、仪表的使用。会分析简单常用电工仪表的一般故障的排除方法，能正确使用电工仪表，并培养学生处理数据、解决实际问题的能力。3、模拟电子技术基础学习基本电子器件和基本放大电路的原理、特性和主要参数，放大电路和反馈电路的常用分析、设计方法、集成运算放大器的结构、特点、技术指标、基本接法和典型应用电路，了解功率放大器、正弦波振荡器和直流稳压电源的工作原理。为学生正确分析电路和维修仪表打下基础。[1]通过实验，是学生掌握常用仪器、仪表的结构、工作原理、使用方法。掌握常用电子器件特性及主要参数的测试方法，并能合理选用。具有对一般电子电路接线、测试、分析故障及对实验结果进行分析的能力。为学习计算机、及数字仪表打下扎实的基础。4、数字电子技术基础学习常用逻辑代数基本定律、常见门电路、组合逻辑电路、触发器、时序电路的组成及分析方法，并且具有初步设计能力。了解脉冲的产生及整形电路、A/D、D/A转换的基本原理与典型集成块的外部引线端。5、电工内线与电气安全通过学习，使学生掌握电气安全的基本常识，了解电气布线和施工方法。6、电子测量通过本课程的学习，使学生掌握常用电工电子仪表的基本知识，掌握其基本结构、工作原理及测量方法。7、电机与电气控制通过本课程的教学，使学生获得电机及电力拖动方面的知识，基本理论及基本计算能力，并受到必要的基本技能训练。熟悉电动机的基本知识，理解电动机的工作原理，会分析电动机的常见故障。学习常用控制电器的结构、原理、规格、型号及用途，掌握继电器接触器控制线路的基本环节，一般控制线路的分析、设计并熟悉一般生产机械电力设备的用途和工作原理、安装、调试运行和维护的基本知识。学习变压器、交、直流电机和控制电机的基本结构、工作原理及工作特性。8、电工识图通过学习使学生掌握电工绘图方法、原则；常用电工、电子元件文字和图形符号；能正确识读和绘制电工、电子线路原理图、安装图。

1、机械制图学习工程制图的基本知识和方法、投影原理、视图、剖视、剖面、零件图、装配图、轴测图，使学生能绘制简单的零件图、装配图，并具有阅读视图和绘制控制工程图的能力。2、电工基础学习电路的基本原理和基本规律。使学生掌握直流电路、交流电路和一阶动态电路的计算及基本分析方法，了解非正弦周期性电流电路、二阶动态电路的概念和磁路的基本概念，会进行简单磁路的计算。学习常用电工仪表的基本结构和原理。使学生掌握直流、交流仪器、仪表的使用。会分析简单常用电工仪表的一般故障的排除方法，能正确使用电工仪表，并培养学生处理数据、解决实际问题的能力。3、模拟电子技术基础学习基本电子器件和基本放大电路的原理、特性和主要参数，放大电路和反馈电路的常用分析、设计方法、集成运算放大器的结构、特点、技术指标、基本接法和典型应用电路，了解功率放大器、正弦波振荡器和直流稳压电源的工作原理。为学生正确分析电路和维修仪表打下基础。[1]通过实验，是学生掌握常用仪器、仪表的结构、工作原理、使用方法。掌握常用电子器件特性及主要参数的测试方法，并能合理选用。具有对一般电子电路接线、测试、分析故障及对实验结果进行分析的能力。为学习计算机、及数字仪表打下扎实的基础。4、数字电子技术基础学习常用逻辑代数基本定律、常见门电路、组合逻辑电路、触发器、时序电路的组成及分析方法，并且具有初步设计能力。了解脉冲的产生及整形电路、A/D、D/A转换的基本原理与典型集成块的外部引线端。5、电工内线与电气安全通过学习，使学生掌握电气安全的基本常识，了解电气布线和施工方法。6、电子测量通过本课程的学习，使学生掌握常用电工电子仪表的基本知识，掌握其基本结构、工作原理及测量方法。7、电机与电气控制通过本课程的教学，使学生获得电机及电力拖动方面的知识，基本理论及基本计算能力，并受到必要的基本技能训练。熟悉电动机的基本知识，理解电动机的工作原理，会分析电动机的常见故障。学习常用控制电器的结构、原理、规格、型号及用途，掌握继电器接触器控制线路的基本环节，一般控制线路的分析、设计并熟悉一般生产机械电力设备的用途和工作原理、安装、调试运行和维护的基本知识。学习变压器、交、直流电机和控制电机的基本结构、工作原理及工作特性。8、电工识图通过学习使学生掌握电工绘图方法、原则；常用电工、电子元件文字和图形符号；能正确识读和绘制电工、电子线路原理图、安装图。