数字集成电路

数字电路-触发器原理种类应用数字电路的信号只有两种状态：逻辑低或逻辑高，即通常所说的0状态或1状态、0电平或1电平。在各种复杂的数字电路中不但需要对二值（0，1）信号进行算术运算和逻辑适算（门电路），还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。能够存储l位二值信号的基本单元电路统称触发器。触发器的特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。2、根据不同的输入信号可以把输出置成1或O状态。3、当输入信号消失后，能保持其状态不变（具有记忆功能）。触发器的分类：按电路结构分为基本、同步、主从、边沿触发器；按逻辑功能分为RS、JK、D和T触发器；按触发方式分为电平、脉冲和边沿触发器等。JK触发器的功能最强，包含了SR、D、T触发器所有的功能；目前生产的触发器定型的只有D和JK触发器；可用JK和D触发器实现其它功能触发器常用集成触发器CD4013 双D触发器74LS374 三态同相八D触发器74LS73 双J-K触发器74LS74 双D触发器

数字集成电路输出高电平测试的理如下说明。当集成电路上拉输入模式下，I/O端口（图标1）的电平信号直接进入输入数据寄存器。到VDD和VSS都有保护二极管，防止电压过高或反向烧坏集成电路。当输入为低电平从端口进来扣，到图2处TTL施密特触发器就是信号经过触发器后，模拟信号转化为0和1的数字信号。但是当GPIO引脚作为ADC采集电压的输入通道时，用其（模拟输入）功能，此时信号不再经过触发器进行TTL电平转换。以免受到影响ADC外设要采集到的原始的模拟信号。当然集成电路还有开漏输出模式下，通过设置位设置/清除寄存器或者输出数据寄存器的值，途经N-MOS管，最终输出到I/O端口。这里要注意N-MOS管，当设置输出的值为高电平的时候，N-MOS管处于关闭状态，此时I/O端口的电平就不会由输出的高低电平决定，而是由I/O端口外部的上拉或者下拉决定；当设置输出的值为低电平的时候，N-MOS管处于开启状态，此时I/O端口的电平就是低电平。同时，I/O端口的电平也可以通过输入电路进行读取；注意，I/O端口的电平不一定是输出的电平。