bench

呵呵，ansys有自己的一套前后处理和求解器。但一个程序的核心是求解器，所以前后处理都是次要的。

解决办法首先，打开Tech Bench官网，网址见截图。按下F12键，这时，将会在浏览器的右侧打开代码窗口。在代码窗口的最上方找到Console一项，点击。提示：如果在当前窗口中没有找到此项，点击上方右面的>>，在展开的项中查找（见图）。在打开的Console窗口中贴入以下JS代码：var _0x5c09=["product-edition","getElementById","innerHTML","<option value="" selected="selected">Select edition</option><option value="2">Windows 7 Home Basic SP1 </option><option value="4">Windows 7 Professional SP1 </option><option value="6">Windows 7 Home Premium SP1 </option><option value="8">Windows 7 Ultimate SP1 </option><option value="10">Windows 7 Home Premium N SP1 </option><option value="12">Windows 7 Professional N SP1 </option><option value="14">Windows 7 Ultimate N SP1 </option><option value="16">Windows 7 Professional K SP1 </option><option value="18">Windows 7 Professional KN SP1 </option><option value="20">Windows 7 Home Premium K SP1 </option><option value="22">Windows 7 Home Premium KN SP1 </option><option value="24">Windows 7 Ultimate KN SP1 </option><option value="26">Windows 7 Ultimate K SP1 </option><option value="28">Windows 7 Starter SP1 </option><option value="48">Windows 8.1 Single Language </option><option value="52">Windows 8.1 </option><option value="55">Windows 8.1 N </option><option value="61">Windows 8.1 K </option><option value="62">Windows 8.1 KN </option><option value="68">Windows 8.1 Professional LE </option><option value="69">Windows 8.1 Professional LE K </option><option value="70">Windows 8.1 Professional LE KN </option><option value="71">Windows 8.1 Professional LE N </option><option value="75">Windows 10 Education (Academic) th1</option><option value="76">Windows 10 Education KN (Academic) th1</option><option value="77">Windows 10 Education N (Academic) th1</option><option value="78">Windows 10 China Get Genuine Chinese Simplified th1</option><option value="79">Windows 10 th1</option><option value="80">Windows 10 KN th1</option><option value="81">Windows 10 N th1</option><option value="82">Windows 10 Single Language th1</option><option value="83">Windows 7 Home Basic SP1 COEM </option><option value="85">Windows 7 Home Basic SP1 COEM GGK </option><option value="86">Windows 7 Home Premium N SP1 COEM </option><option value="87">Windows 7 Home Premium SP1 COEM </option><option value="88">Windows 7 Home Premium SP1 COEM GGK </option><option value="89">Windows 7 Home Premium K SP1 COEM </option><option value="90">Windows 7 Professional N SP1 COEM </option><option value="91">Windows 7 Professional SP1 COEM </option><option value="92">Windows 7 Starter SP1 COEM </option><option value="93">Windows 7 Ultimate K SP1 COEM </option><option value="94">Windows 7 Ultimate KN SP1 COEM </option><option value="95">Windows 7 Ultimate N SP1 COEM </option><option value="96">Windows 7 Ultimate SP1 COEM </option><option value="97">Windows 7 Home Premium KN SP1 COEM </option><option value="98">Windows 7 Professional KN SP1 COEM </option><option value="99">Windows 10 (1511 th2) </option><option value="100">Windows 10 Education (1511 th2) </option><option value="101">Windows 10 Education KN (1511 th2) </option><option value="102">Windows 10 Education N (1511 th2) </option><option value="103">Windows 10 China Get Genuine Chinese Simplified (1511 th2)</option><option value="104">Windows 10 KN (1511 th2) </option><option value="105">Windows 10 N (1511 th2) </option><option value="106">Windows 10 Single Language (1511 th2) </option>","backgroundColor","style","blue","color","yellow","fontFamily","consolas","submit-product-edition","Confirm (WZT)","go to http://wzor.net/ or https://twitter.com/WZorNET or https://twitter.com/nummerok :D","log"],_0x1d62=[_0x5c09[0],_0x5c09[1],_0x5c09[2],_0x5c09[3],_0x5c09[4],_0x5c09[5],_0x5c09[6],_0x5c09[7],_0x5c09[8],_0x5c09[9],_0x5c09[10],_0x5c09[11],_0x5c09[12]],edititonbox=document[_0x1d62[1]](_0x1d62[0]);edititonbox[_0x1d62[2]]=_0x1d62[3],edititonbox[_0x1d62[5]][_0x1d62[4]]=_0x1d62[6],edititonbox[_0x1d62[5]][_0x1d62[7]]=_0x1d62[8],edititonbox[_0x1d62[5]][_0x1d62[9]]=_0x1d62[10],document[_0x1d62[1]](_0x1d62[11])[_0x1d62[2]]=_0x1d62[12],console[_0x5c09[14]](_0x5c09[13]);然后回车执行代码。执行代码以后，将会发现左边的选择版本变成了英文，并且出现了蓝色条。点击这个蓝色条，就会看到可以选择Win7/8.1各版本的系统下载了。

? 微软在Tech Bench官网有关于 Win10系统 各个版本的ISO镜像供广大用户下载，特点是提供了足够的带宽来确保下载速度。但是在默认情况下，并没有提供 Win7 或Win8.1系统的下载。不过，我接下来要教大家一个方法来从微软官网下载Windows其他版本的ISO镜像文件。 1、为了帮助大家尽快升级到Win10，微软启用了Tech Bench升级计划，开辟了更多的带宽方便大家顺利下载Win10系统镜像; 2、但是在选择的版本里面并没有提供其他版本系统的镜像下载，如Win7/8.1; 3、不过还是可以利用Tech Bench官网的网速优势，下载Win7/8.1系统镜像：按F12键; 4、在顶部切换到Console选项卡; 5、然后直接粘贴以下代码： var _0x5c09=["product-edition","getElementById","innerHTML","<option value="" selected="selected">Select edition</option><option value="2">Windows 7 Home Basic SP1 </option><option value="4">Windows 7 Professional SP1 </option><option value="6">Windows 7 Home Premium SP1 </option><option value="8">Windows 7 Ultimate SP1 </option><option value="10">Windows 7 Home Premium N SP1 </option><option value="12">Windows 7 Professional N SP1 </option><option value="14">Windows 7 Ultimate N SP1 </option><option value="16">Windows 7 Professional K SP1 </option><option value="18">Windows 7 Professional KN SP1 </option><option value="20">Windows 7 Home Premium K SP1 </option><option value="22">Windows 7 Home Premium KN SP1 </option><option value="24">Windows 7 Ultimate KN SP1 </option><option value="26">Windows 7 Ultimate K SP1 </option><option value="28">Windows 7 Starter SP1 </option><option value="48">Windows 8.1 Single Language </option><option value="52">Windows 8.1 </option><option value="55">Windows 8.1 N </option><option value="61">Windows 8.1 K </option><option value="62">Windows 8.1 KN </option><option value="68">Windows 8.1 Professional LE </option><option value="69">Windows 8.1 Professional LE K </option><option value="70">Windows 8.1 Professional LE KN </option><option value="71">Windows 8.1 Professional LE N </option><option value="75">Windows 10 Education (Academic) th1</option><option value="76">Windows 10 Education KN (Academic) th1</option><option value="77">Windows 10 Education N (Academic) th1</option><option value="78">Windows 10 China Get Genuine Chinese Simplified th1</option><option value="79">Windows 10 th1</option><option value="80">Windows 10 KN th1</option><option value="81">Windows 10 N th1</option><option value="82">Windows 10 Single Language th1</option><option value="83">Windows 7 Home Basic SP1 COEM </option><option value="85">Windows 7 Home Basic SP1 COEM GGK </option><option value="86">Windows 7 Home Premium N SP1 COEM </option><option value="87">Windows 7 Home Premium SP1 COEM </option><option value="88">Windows 7 Home Premium SP1 COEM GGK </option><option value="89">Windows 7 Home Premium K SP1 COEM </option><option value="90">Windows 7 Professional N SP1 COEM </option><option value="91">Windows 7 Professional SP1 COEM </option><option value="92">Windows 7 Starter SP1 COEM </option><option value="93">Windows 7 Ultimate K SP1 COEM </option><option value="94">Windows 7 Ultimate KN SP1 COEM </option><option value="95">Windows 7 Ultimate N SP1 COEM </option><option value="96">Windows 7 Ultimate SP1 COEM </option><option value="97">Windows 7 Home Premium KN SP1 COEM </option><option value="98">Windows 7 Professional KN SP1 COEM </option><option value="99">Windows 10 (1511 th2) </option><option value="100">Windows 10 Education (1511 th2) </option><option value="101">Windows 10 Education KN (1511 th2) </option><option value="102">Windows 10 Education N (1511 th2) </option><option value="103">Windows 10 China Get Genuine Chinese Simplified (1511 th2)</option><option value="104">Windows 10 KN (1511 th2) </option><option value="105">Windows 10 N (1511 th2) </option><option value="106">Windows 10 Single Language (1511 th2) </option>","backgroundColor","style","blue","color","yellow","fontFamily","consolas","submit-product-edition","Confirm (WZT)","go to http://wzor.net/ or https://twitter.com/WZorNET or https://twitter.com/nummerok :D","log"],_0x1d62=[_0x5c09[0],_0x5c09[1],_0x5c09[2],_0x5c09[3],_0x5c09[4],_0x5c09[5],_0x5c09[6],_0x5c09[7],_0x5c09[8],_0x5c09[9],_0x5c09[10],_0x5c09[11],_0x5c09[12]],edititonbox=document[_0x1d62[1]](_0x1d62[0]);edititonbox[_0x1d62[2]]=_0x1d62[3],edititonbox[_0x1d62[5]][_0x1d62[4]]=_0x1d62[6],edititonbox[_0x1d62[5]][_0x1d62[7]]=_0x1d62[8],edititonbox[_0x1d62[5]][_0x1d62[9]]=_0x1d62[10],document[_0x1d62[1]](_0x1d62[11])[_0x1d62[2]]=_0x1d62[12],console[_0x5c09[14]](_0x5c09[13]); ? ? 粘贴后直接点击回车键执行; 6、执行后，网页中原来的“选择版本”下列框会变成蓝色，以及显示的是英文; 7、直接点击打开下拉框就可以选择Win7/8.1各版本的系统镜像文件并下载。 按照以上的步骤进行操作后，就可以实现从微软微软Tech Bench下载各个版本系统的ISO镜像文件。

解决办法首先，打开Tech Bench官网，网址见截图。按下F12键，这时，将会在浏览器的右侧打开代码窗口。在代码窗口的最上方找到Console一项，点击。提示：如果在当前窗口中没有找到此项，点击上方右面的>>，在展开的项中查找（见图）。在打开的Console窗口中贴入以下JS代码：var _0x5c09=["product-edition","getElementById","innerHTML","<option value="" selected="selected">Select edition</option><option value="2">Windows 7 Home Basic SP1 </option><option value="4">Windows 7 Professional SP1 </option><option value="6">Windows 7 Home Premium SP1 </option><option value="8">Windows 7 Ultimate SP1 </option><option value="10">Windows 7 Home Premium N SP1 </option><option value="12">Windows 7 Professional N SP1 </option><option value="14">Windows 7 Ultimate N SP1 </option><option value="16">Windows 7 Professional K SP1 </option><option value="18">Windows 7 Professional KN SP1 </option><option value="20">Windows 7 Home Premium K SP1 </option><option value="22">Windows 7 Home Premium KN SP1 </option><option value="24">Windows 7 Ultimate KN SP1 </option><option value="26">Windows 7 Ultimate K SP1 </option><option value="28">Windows 7 Starter SP1 </option><option value="48">Windows 8.1 Single Language </option><option value="52">Windows 8.1 </option><option value="55">Windows 8.1 N </option><option value="61">Windows 8.1 K </option><option value="62">Windows 8.1 KN </option><option value="68">Windows 8.1 Professional LE </option><option value="69">Windows 8.1 Professional LE K </option><option value="70">Windows 8.1 Professional LE KN </option><option value="71">Windows 8.1 Professional LE N </option><option value="75">Windows 10 Education (Academic) th1</option><option value="76">Windows 10 Education KN (Academic) th1</option><option value="77">Windows 10 Education N (Academic) th1</option><option value="78">Windows 10 China Get Genuine Chinese Simplified th1</option><option value="79">Windows 10 th1</option><option value="80">Windows 10 KN th1</option><option value="81">Windows 10 N th1</option><option value="82">Windows 10 Single Language th1</option><option value="83">Windows 7 Home Basic SP1 COEM </option><option value="85">Windows 7 Home Basic SP1 COEM GGK </option><option value="86">Windows 7 Home Premium N SP1 COEM </option><option value="87">Windows 7 Home Premium SP1 COEM </option><option value="88">Windows 7 Home Premium SP1 COEM GGK </option><option value="89">Windows 7 Home Premium K SP1 COEM </option><option value="90">Windows 7 Professional N SP1 COEM </option><option value="91">Windows 7 Professional SP1 COEM </option><option value="92">Windows 7 Starter SP1 COEM </option><option value="93">Windows 7 Ultimate K SP1 COEM </option><option value="94">Windows 7 Ultimate KN SP1 COEM </option><option value="95">Windows 7 Ultimate N SP1 COEM </option><option value="96">Windows 7 Ultimate SP1 COEM </option><option value="97">Windows 7 Home Premium KN SP1 COEM </option><option value="98">Windows 7 Professional KN SP1 COEM </option><option value="99">Windows 10 (1511 th2) </option><option value="100">Windows 10 Education (1511 th2) </option><option value="101">Windows 10 Education KN (1511 th2) </option><option value="102">Windows 10 Education N (1511 th2) </option><option value="103">Windows 10 China Get Genuine Chinese Simplified (1511 th2)</option><option value="104">Windows 10 KN (1511 th2) </option><option value="105">Windows 10 N (1511 th2) </option><option value="106">Windows 10 Single Language (1511 th2) </option>","backgroundColor","style","blue","color","yellow","fontFamily","consolas","submit-product-edition","Confirm (WZT)","go to http://wzor.net/ or https://twitter.com/WZorNET or https://twitter.com/nummerok :D","log"],_0x1d62=[_0x5c09[0],_0x5c09[1],_0x5c09[2],_0x5c09[3],_0x5c09[4],_0x5c09[5],_0x5c09[6],_0x5c09[7],_0x5c09[8],_0x5c09[9],_0x5c09[10],_0x5c09[11],_0x5c09[12]],edititonbox=document[_0x1d62[1]](_0x1d62[0]);edititonbox[_0x1d62[2]]=_0x1d62[3],edititonbox[_0x1d62[5]][_0x1d62[4]]=_0x1d62[6],edititonbox[_0x1d62[5]][_0x1d62[7]]=_0x1d62[8],edititonbox[_0x1d62[5]][_0x1d62[9]]=_0x1d62[10],document[_0x1d62[1]](_0x1d62[11])[_0x1d62[2]]=_0x1d62[12],console[_0x5c09[14]](_0x5c09[13]);然后回车执行代码。执行代码以后，将会发现左边的选择版本变成了英文，并且出现了蓝色条。点击这个蓝色条，就会看到可以选择Win7/8.1各版本的系统下载了。

1.右击engineering data对其进行编辑。2.打开后界面如下。3.outlines filter中有材料库 ，如果选中b栏的方框可对其中的材料属性进行编辑。 4.材料的自定义先选outlines of schematic中的最下面的一行然后双击toolbox中所需要的属性就可自定义材料。5.可以定义常用的材料如图选add to favorites。

你会了吗？我有个安世亚太的pdf（只有改材料的一部分），你若需要可联系。英文版。安世亚太官方给的。

用不着，因为它给了三个空

你貌似没有讲完。不过你讲得很清楚啊，所以你直接在WB里面按照你到这里来提问的顺序一个个的加上对称约束边界和荷载，求解即可。

可以按照以下方法来进行修复：在ansysworkbench中，一般如果处理对象比较大的时候，我们是不是可以用symmetry来简化计算，比如只计算模型的1/2或者1/4。我想问下各位，symmetry能用在模态分析或者结构动力学分析上吗，本人在进行模态分析时，发现如果采用symmetry简化，得到的固有频率只有一阶的相同，其他阶数的数值不一样，我所处理的对象是具有对称结构的一块钢板，固支方式为4孔固定，第一张图是没有symmetry时得到的固有频率，后两张是我采用的symmetry方式，最后一张是是简化后的固有频率，但二者完全不同，两种情况下其他的计算参数的设置都是一样的。

正常。 我的电脑前两天显示也和你的一样，这几天我卸载了鲁大师。

您好，有限元中模型的变形实际上是所有划分网格即一个个小型单元变形数据汇总的结果，导出的也只能是一个个小型单元的数据，而不是一个整体模型，因为UG三维造型和有限元模型在原理上的差异，个人认为无法实现您的想法，谢谢。

Ansys Workbench易学，对于工程应用已足够，ansys操作界面较差，难以掌握。

ANSYS中默认能检测到的参数是DS开头的，所以说在UG里面将你要导入ANSYS的参数（可以是草图也可以是特征）前缀加DS就可以了，还有一点就是记得将你的特征名改为英文的。

按先后顺序将梁绑定到实体，同时将pinball 半径改大，就可以了。 自ANSYS 7.0开始，ANSYS公司推出了ANSYS经典版（Mechanical APDL）和ANSYS Workbench版两个版本，并且目前均已开发至15.0版本。

pinball 半径

infation 是流固交界面的定义 因为流体靠近固体边界的时候他的流动出现了分层的情况 所以要设置in...

在计算流体力学（CFD）分析中，由于一席物理参数在边界层处的梯度变化很大，为了精确地描述这些参数，通常将边界层处的网格密度较之其他地方划分的密一点。Inflation法正是主要用于CFD分析中处理边界层处网格的方法，其中包含纯六面体及楔形体。当然这并不代表Inflation法只能应用于CFD，在固体力学的FEM中，也可以灵活应用Inflation法处理网格。

做普通静力分析需要设置成flexible，不能设置成rigid（刚性），刚性性能是用来分析动态的情况。

你没有把模型隐藏吧？

workbenchenclosure生成失败原因是。采用MySQLWorkbench设计好表和表关系后，从File|Export菜单中，选择ForwardEngineerSQLCREATEScript（正向引擎）。

网格划分建议使用映射法（MAP），这样在辐射区域比较规整，可以向着辐射的方向网格，辐射率可以使用材料属性比如MP等命令来定义，或者是使用R命令，需要结合你使用的单元，外层的开始温度为室温，可以添加一个参考温度的初始值，两端开口，可以在一个口上施加一个温度约束，另一个施加一定的温度差，至于没有完全包围的，可以使用一个温度边界条件来约束就行了，比如使用D命令其实你问的我也不是特别明白，参考下！

比如材料是structuralsteel，你单击它一下，下面就会出现它的属性properties这一项，找到“IsotropicSecantCoefficientofThermalExpansion”（如果前面有个加号“+”，你就单击一下），你能看到“CoefficientofThermalExpansion”，这就是导热系数，对于structuralsteel来说，在“CoefficientofThermalExpansion”后面的值是1.2E-05，默认单位是C^-1，希望采纳哦，不明白再问啊。

打开控制面板，找到“卸载程序”。或者使用360安全卫士选择卸载程序，在新界面中找到与ArcGIS有关的程序。右键单击要卸载的内容，并选择“卸载/更改”。按照此方法，把要卸载的软件一个个的卸载掉。通过以上步骤，我们就把ArcGIS软件从电脑中卸载掉了，但有时这样卸载并不彻底，还会有些注册表等残余，接下来，我们就把其他残留文件删除掉。找到ArcGIS的安装路径，这里，小编是安装到D盘的Program Files (x86)文件夹下了。在Program Files (x86)文件夹中寻找与ArcGIS或ESRI有关的文件/文件夹，并删除。在C盘的Program Files、Program Files (x86)（64位系统会有此文件夹，32位系统无此文件夹）和ProgramData文件夹中寻找与ArcGIS或ESRI有关的文件/文件夹，并删除。在运行命令行中输入“regedit”，打开系统注册表。HKEY_LOCAL_MACHINESOFTWAREESRIHKEY_LOCAL_MACHINESOFTWAREWow6432NodeESRI选择“HKEY_CLASSES_ROOT”目录，寻找该目录下与ArcGIS或ESRI有关的注册表，并删除。选择“HKEY_CURRENT_USER/Software”目录，寻找该目录下与ArcGIS或ESRI有关的注册表，并删除。择“HKEY_LOCAL_MACHINE/SOFTWARE”目录，寻找该目录下与ArcGIS或ESRI有关的注册表，并删除。以上操作全部完成后，重新启动电脑，这样ArcGIS就完全卸载干净了。

需要帮你做吗

激励的设置 相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。

把代码贴上来看看 http://blog.csdn.net/xiaqiang2006

delay半个时钟周期给激励

没有板子的话要写，如果有的话就没必要了

看程序量了。我们这里常常上万行程序，画个全面的仿真波形可是一个惊人的工作了！还是写程序快，调整也方便。

$readmemb可以直接读取二进制文件

在工程管理区点击鼠标右键，弹出菜单选择New Source，弹出界面；

你的FIFO代码没问题就一样了一般存储数据用个RAMFIFO 一般用来缓存数据或隔离时钟域

Verilog和VHDL是一种基于实际电路进行设计的硬件描述语言，所以在设计时，要更多的基于实际电路去考虑延时的添加。在实际电路中，延时分为：惯性延时和传输延时。1.1惯性延时：通常发生在信号通过逻辑门时发生。如图1所示，输入Wirein有两个高电平脉冲，第一个宽度为 3ns，第二个宽度为9ns。当第一个高电平脉冲到达与非门时，因为与非门的延迟是5ns大于第一个脉冲信号宽度3ns，输出还来不及建立低电平，脉冲信号就已经过去了，导致在输出信号Wireout上没有输出。当第二个脉冲信号到达与非门时，因其脉冲宽度大于与非门延迟宽度，所以输出信号Wireout有输出并整体延迟5ns。这种延时就被成为惯性延时，如果输入变化过快，则不会体现在输出上。1.2传输延时：传输延迟一般为输入信号变化到对应输出信号变化经过的时间，不会对输入信号进行滤除处理，所以传输延迟是一种绝对延迟，这种延迟类似于物理传输线的延迟，在仿真中用于模拟连线延迟。如下图所示，输入一般不会被滤除。

clk的初始值是1还是0，你没有定义，所以波形图里没有clk

`timescale 1ns/1psmodule alu_tb(); wire [7:0]alu_out; wire zero; reg [7:0]data,accum; reg [2:0]opcode; reg alu_ena,clk; reg rst_n; parameter HLT=3"b000, SKZ=3"b001, ADD=3"b010, ANDD=3"b011, XORR=3"b100, LDA=3"b101, STO=3"b110, JMP=3"b111; initial begin clk = 0; rst_n = 0; # 100 rst_n = 1; end always # 10 clk = ~clk; alu dut( .alu_out(alu_out), .zero(zero), .data(data), .accum(accum), .alu_ena(alu_ena), .opcode(opcode), .clk(clk) ); always @ ( posedge clk or negedge rst_n ) begin if ( ~rst_n ) begin data <= 0; accum <= 0; opcode <= 0; alu_ena <= 0; end else begin data <= data + 1; case ( data ) 10:begin//改你想要的data值，10代表实际输入的是11 alu_ena <= 1; accum <= 0;//改你想要的ACCUM值 opcode <= HLT;//改你想要的操作码 end 11:begin alu_ena <= 1; accum <= 0; opcode <= SKZ; end 12:begin alu_ena <= 1; accum <= 0; opcode <= ADD; end 13:begin alu_ena <= 1; accum <= 0; opcode <= ANDD; end 14:begin alu_ena <= 1; accum <= 0; opcode <= XORR; end 15:begin alu_ena <= 1; accum <= 0; opcode <= LDA; end 16:begin alu_ena <= 1; accum <= 0; opcode <= STO; end 17:begin alu_ena <= 1; accum <= 0; opcode <= JMP; end default:begin alu_ena <= 0; accum <= 0; opcode <= 0; end endcase end endendmodule

你现在的代码，计数的是ena信号高电平的次数

不明白您的意思。

testbench是一个测试平台,你需要把你原文件的端口在testbench中进行映射,然后给输入信号赋值

“dds dds1(.EN(EN),.RST(RST),.CLK(CLK),DOUT(DOUT));”改为dds dds1(.EN(EN),.RST(RST),.CLK(CLK),.DOUT(DOUT));你要是再看不出来有什么区别，那就是自己太粗心了哦!

$finish 是仿真结束后退出仿真（彻底的退出），这个是给那些需要license的公司用的，完成一个仿真，要马上退出，把lincense给其他人用，要不你占着不用，很浪费钱滴。（license是需要钱来买的，根据使用的时间来收费） 你把finish改成stop就行了

你好，我写了一个例子你看看好了。module tb();reg [2:0] inputD;wire reset; wire clk;wire [7:0] result; initial begin clk =0; clk = #5 ~clk; endinitial begin reset =0; #20; reset =1; end always @(posedge clk) if reset ==1 begin inputD =3"b000; end else inputD = inputD +1;decode_38 decode_38 (.code(inputD), .result(result));endmodule

如何编写testbench的总结？1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。eg：inout [0:0] bi_dir_port;wire [0:0] bi_dir_port;reg [0:0] bi_dir_port_reg;reg bi_dir_port_oe;assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1"bz;用bi_dir_port_oe控制端口数据方向，并利用中间变量寄存器改变其值。等于两个模块之间用inout双向口互连。往端口写（就是往模块里面输入)方法2：使用force和release语句，这种方法不能准确反映双向端口的信号变化，但这种方法可以反映块内信号的变化。具体如示：module test();wire data_inout;reg data_reg;reg link;#xx; //延时force data_inout=1"bx; //强制作为输入端口...............#xx;release data_inout; //释放输入端口endmodule从文本文件中读取和写入向量1）读取文本文件：用 $readmemb系统任务从文本文件中读取二进制向量（可以包含输入激励和输出期望值）。$readmemh 用于读取十六进制文件。例如：reg [7:0] mem[1:256] // a 8-bit, 256-word 定义存储器meminitial $readmemh ( "mem.data", mem ) // 将.dat文件读入寄存器mem中initial $readmemh ( "mem.data", mem, 128, 1 ) // 参数为寄存器加载数据的地址始终2）输出文本文件：打开输出文件用?$fopen 例如：integer out_file; // out_file 是一个文件描述，需要定义为 integer类型out_file = $fopen ( " cpu.data " ); // cpu.data 是需要打开的文件，也就是最终的输出文本设计中的信号值可以通过$fmonitor, $fdisplay,2. Verilog和Ncverilog命令使用库文件或库目录ex). ncverilog -f run.f -v lib/lib.v -y lib2 +libext+.v //一般编译文件在run.f中, 库文件在lib.v中,lib2目录中的.v文件系统自动搜索使用库文件或库目录,只编译需要的模块而不必全部编译3．Verilog Testbench信号记录的系统任务:1). SHM数据库可以记录在设计仿真过程中信号的变化. 它只在probes有效的时间内记录你set probe on的信号的变化.ex). $shm_open("waves.shm"); //打开波形数据库$shm_probe(top, "AS"); // set probe on "top",第二个参数: A -- signals of the specific scrope S -- Ports of the specified scope and below, excluding library cellsC -- Ports of the specified scope and below, including library cellsAS -- Signals of the specified scope and below, excluding library cellsAC -- Signals of the specified scope and below, including library cells还有一个 M ,表示当前scope的memories, 可以跟上面的结合使用, "AM" "AMS" "AMC"什么都不加表示当前scope的ports;$shm_close //关闭数据库2). VCD数据库也可以记录在设计仿真过程中信号的变化. 它只记录你选择的信号的变化.ex). $dumpfile("filename"); //打开数据库$dumpvars(1, top.u1); //scope = top.u1, depth = 1第一个参数表示深度, 为0时记录所有深度; 第二个参数表示scope,省略时表当前的scope.$dumpvars; //depth = all scope = all$dumpvars(0); //depth = all scope = current$dumpvars(1, top.u1); //depth = 1 scope = top.u1$dumpoff //暂停记录数据改变,信号变化不写入库文件中$dumpon //重新恢复记录3). Debussy fsdb数据库也可以记录信号的变化,它的优势是可以跟debussy结合,方便调试.如果要在ncverilog仿真时,记录信号, 首先要设置debussy:a. setenv LD_LIBRARY_PATH :$LD_LIBRARY_PATH(path for debpli.so file (/share/PLI/nc_xl//nc_loadpli1))b. while invoking ncverilog use the +ncloadpli1 option.ncverilog -f run.f +debug +ncloadpli1=debpli:deb_PLIPtrfsdb数据库文件的记录方法,是使用$fsdbDumpfile和$fsdbDumpvars系统函数,使用方法参见VCD注意: 在用ncverilog的时候,为了正确地记录波形,要使用参数: "+access+rw", 否则没有读写权限在记录信号或者波形时需要指出被记录信号的路径，如：tb.module.u1.clk.………………………………………………………………………………………………………关于信号记录的系统任务的说明：在testbench中使用信号记录的系统任务，就可以将自己需要的部分的结果以及波形文件记录下来（可采用sigalscan工具查看），适用于对较大的系统进行仿真，速度快，优于全局仿真。使用简单，在testbench中添加：initial begin$shm_open("waves.shm");$shm_probe("要记录信号的路径“，”AS“）；＃10000$shm_close; 即可。4. ncverilog编译的顺序: ncverilog file1 file2 ....有时候这些文件存在依存关系,如在file2中要用到在file1中定义的变量,这时候就要注意其编译的顺序是从后到前,就先编译file2然后才是file2.5. 信号的强制赋值force首先, force语句只能在过程语句中出现,即要在initial 或者 always 中间. 去除force 用 release 语句.initial begin force sig1 = 1"b1; ... ; release sig1; endforce可以对wire赋值,这时整个net都被赋值; 也可以对reg赋值.6．加载测试向量时，避免在时钟的上下沿变化为了模拟真实器件的行为，加载测试向量时，避免在时钟的上下沿变化，而是在时钟的上升沿延时一个时间单位后，加载的测试向量发生变化。如：assign #5 c=a^b……@(posedge clk) #(0.1*`cycle) A=1;******************************************************************************//testbench的波形输出module top;...initialbegin$dumpfile("./top.vcd"); //存储波形的文件名和路径,一般是.vcd格式.$dumpvars(1,top); //存储top这一层的所有信号数据$dumpvars(2,top.u1); //存储top.u1之下两层的所有数据信号(包含top.u1这一层)$dumpvars(3,top.u2); //存储top.u2之下三层的所有数据信号(包含top.u2这一层)$dumpvars(0,top.u3); //存储top.u3之下所有层的所有数据信号endendmodule//产生随机数,seed是种子$random(seed);ex: din <= $random(20);//仿真时间,为unsigned型的64位数据$timeex:...time condition_happen_time;...condition_happen_time = $time;...$monitor($time,"data utput = %d", dout);...//参数parameter para1 = 10,para2 = 20,para3 = 30;//显示任务$display();//监视任务$monitor();//延迟模型specify...//describ pin-to-pin delayendspecifyex:module nand_or(Y,A,B,C);input A,B,C;output Y;AND2 #0.2 (N,A,B);OR2 #0.1 (Y,C,N);specify(A*->Y) = 0.2;(B*->Y) = 0.3;(C*->Y) = 0.1;endspecifyendmodule//时间刻度`timescale 单位时间/时间精确度//文件I/O1.打开文件integer file_id;file_id = fopen("file_path/file_name");2.写入文件//$fmonitor只要有变化就一直记录$fmonitor(file_id, "%format_char", parameter);eg:$fmonitor(file_id, "%m: %t in1=%d o1=%h", $time, in1, o1);//$fwrite需要触发条件才记录$fwrite(file_id, "%format_char", parameter);//$fdisplay需要触发条件才记录$fdisplay(file_id, "%format_char", parameter);$fstrobe();3.读取文件integer file_id;file_id = $fread("file_path/file_name", "r");4.关闭文件$fclose(fjile_id);5.由文件设定存储器初值$readmemh("file_name", memory_name"); //初始化数据为十六进制$readmemb("file_name", memory_name"); //初始化数据为二进制//仿真控制$finish(parameter); //parameter = 0,1,2$stop(parameter);//读入SDF文件$sdf_annotate("sdf_file_name", module_instance, "scale_factors");//module_instance: sdf文件所对应的instance名.//scale_factors:针对timming delay中的最小延时min,典型延迟typ,最大延时max调整延迟参数//generate语句,在Verilog-2001中定义.用于表达重复性动作//必须事先声明genvar类型变量作为generate循环的指标eg:genvar i;generate for(i = 0; i < 4; i = i + 1)beginassign = din[i] = i % 2;endendgenerate//资源共享always @(A or B or C or D)sum = sel ? (A+B):(C+D);//上面例子使用两个加法器和一个MUX,面积大//下面例子使用一个加法器和两个MUX,面积小always @(A or B or C or D)begintmp1 = sel ? A:C;tmp2 = sel ? B:D;endalways @(tmp1 or tmp2)sum = tmp1 + tmp2;******************************************************************************模板：module testbench; //定义一个没有输入输出的modulereg …… //将DUT的输入定义为reg类型……wire…… //将DUT的输出定义为wire类型……//在这里例化DUTinitialbegin…… //在这里添加激励(可以有多个这样的结构)endalways…… //通常在这里定义时钟信号initial//在这里添加比较语句(可选)endinitial//在这里添加输出语句(在屏幕上显示仿真结果)endendmodule一下介绍一些书写Testbench的技巧：1.如果激励中有一些重复的项目，可以考虑将这些语句编写成一个task，这样会给书写和仿真带来很大方便。例如，一个存储器的testbench的激励可以包含write，read等task。2.如果DUT中包含双向信号(inout)，在编写testbench时要注意。需要一个reg变量来表示其输入，还需要一个wire变量表示其输出。3.如果initial块语句过于复杂，可以考虑将其分为互补相干的几个部分，用数个initial块来描述。在仿真时，这些initial块会并发运行。这样方便阅读和修改。4.每个testbench都最好包含$stop语句，用以指明仿真何时结束。最后提供一个简单的示例(转自Xilinx文档)：DUT：module shift_reg (clock, reset, load, sel, data, shiftreg);input clock;input reset;input load;input [1:0] sel;input [4:0] data;output [4:0] shiftreg;reg [4:0] shiftreg;always @ (posedge clock)beginif (reset)shiftreg = 0;else if (load)shiftreg = data;elsecase (sel)2"b00 : shiftreg = shiftreg;2"b01 : shiftreg = shiftreg << 1;2"b10 : shiftreg = shiftreg >> 1;default : shiftreg = shiftreg;endcaseendendmoduleTestbench：module testbench; // declare testbench namereg clock;reg load;reg reset; // declaration of signalswire [4:0] shiftreg;reg [4:0] data;reg [1:0] sel;// instantiation of the shift_reg design belowshift_reg dut(.clock (clock),.load (load),.reset (reset),.shiftreg (shiftreg),.data (data),.sel (sel));//this process block sets up the free running clockinitial beginclock = 0;forever #50 clock = ~clock;endinitial begin// this process block specifies the stimulus.reset = 1;data = 5"b00000;load = 0;sel = 2"b00;#200reset = 0;load = 1;#200data = 5"b00001;#100sel = 2"b01;load = 0;#200sel = 2"b10;#1000 $stop;endinitial begin// this process block pipes the ASCII results to the//terminal or text editor$timeformat(-9,1,"ns",12);$display(" Time Clk Rst Ld SftRg Data Sel");$monitor("%t %b %b %b %b %b %b", $realtime,clock, reset, load, shiftreg, data, sel);endendmodule

如何编写testbench的总结1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。eg：inout [0:0] bi_dir_port;wire [0:0] bi_dir_port;reg [0:0] bi_dir_port_reg;reg bi_dir_port_oe;assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1"bz;用bi_dir_port_oe控制端口数据方向，并利用中间变量寄存器改变其值。等于两个模块之间用inout双向口互连。往端口写（就是往模块里面输入)方法2：使用force和release语句，这种方法不能准确反映双向端口的信号变化，但这种方法可以反映块内信号的变化。具体如示：module test();wire data_inout;reg data_reg;reg link;#xx; //延时force data_inout=1"bx; //强制作为输入端口

1、打开quartus ii，Tools菜单下Options项，General中EDA Tool Options，指定Modelsim的路径，比如C:altera11.0modelsim_aewin32aloem，或者C:alteraModelsimse10.0bwin642、设计好quartus下的工程后，Processing菜单栏下Start项右侧展开选择“Start TestBench Templates Writer”，就会创建一个testbench的模版。在此基础上修改你所需要的testbench3、testbench设计完后，Assignments菜单下Setting项，左侧栏中找到EDA Tool Settings下的Simulation，在右侧Simulation的设置框中，选择Tool name，到“More EDA Netlist Writer Settings”中，选择“Compile test bench，点击右侧的“Test Benches”，”New“，把testbench文件的module名填入top level项（11.0下；9.0下三项都要补齐，第三项是例化名）。在下面的“Test bench files”中指定你的testbench，模板文件默认是在simulation--modelsim中，后缀是.vt，“Add”进来，一路OK。4、仿真时，“Tools”菜单下“Run EDA Simulation Tool”右侧展开，第一个为功能仿真，第二个为时序仿真。

quartus13.0中自带的波形仿真和用modelsim仿真区别为：实现不同、创建测试平台不同、编译仿真速度不同。一、实现不同1、quartus13.0中自带的波形仿真：quartus13.0中自带的波形仿真可以直接实现波形仿真。2、modelsim仿真：modelsim仿真只能通过建立.vwf波形文件的形式完成仿真。二、创建测试平台不同1、quartus13.0中自带的波形仿真：quartus13.0中自带的波形仿真可以自动地从QuartusII仿真器波形文件中创建完整的HDL测试平台。2、modelsim仿真：modelsim仿真不可以自动对波形文件中创建完整的HDL测试平台。三、编译仿真速度不同1、quartus13.0中自带的波形仿真：quartus13.0中自带的波形仿真的编译仿真速度非常慢。2、modelsim仿真：modelsim仿真采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快。testbench是一种验证的平台。任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对设计的输出正确性进行评估。此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在testbench这个平台上可以对设计从软件层面上进行分析和校验。

一样的，建模里可以写的。testbench里都可以写～

你买了个黑古隆冬的东西, 有几个引脚. 人家说那叫芯片, 是USB转UART芯片.你可以往FPGA/CPLD里写程序,让他跟那个转换芯片一样的逻辑去工作, 这里的程序就是你所谓的VHDL程序.可写好了, 谁知道是是正宗是水货还是山寨啊, 总得测试鉴定一下吧. 于是你又用C语言写了个上位机程序, 往USB发,用UART收, 调USB1.0/1.1/2.0, 调UART速率2400/9600/115200, 反正是双向通测了一遍. 恩, 没问题. 数据准确, 性能稳定, 那是什么山寨还是水货已经不重要了. 是你的VHDL写对了.但是, 如果你已经把VHDL都玩烂透了, c实在不熟也不想写那么复杂的c程序了. 那可不可以直接用VHDL写段简单的代码来测试你的转换程序呢? 答曰: 可以. 把你那个被测程序打包成模块, 让它被上刚写的那个测试程序虚拟调用, 给它发数据让它把收到的显示出来. That"s testbench.原来的VHDL因为是必须要写入FPGA所以他得是可综合, 有时序约束的. 而Testbech就是段用VHDL语言描述的信号发生器, 由计算机来编译实现即可, 不受FPGA硬件约束, 可以是不可综合的.

如果你是做综合的话，就用input,output引出来；如果你是做仿真，是可以直接调用，用实例名，一级一级连起来，就像文件夹的路径一样。如:u_top.u_sub_mod.sub_reg。但用这种方法要注意multi-dirver。

测试就是往DUT接口上加激励，通过DUT的输出判断是否正确。对应到你的模块就是 input iclk_50; input [7:0] keyin;这两个input，时钟端口就给一个时钟keyin给独热码0000000,,0000001,0000010..1000000就可以了不知道你需不需要判断buzzout输出是否正确，需要的话还要更麻烦些

你是用什么仿真工具？类似于modelsim等工具里面中间变量只要有wire或者reg型名称的，都可以直接看到仿真波形啊。例如：assign S = （a & b）| c;always @ (*) begin if (rst) Sreg = 1"b0; else Sreg = S; end其中S、Sreg等等都可以直接查看，但是想看(a & b)就必须把它赋值给一个定义的中间变量。希望能帮助到你！

我也遇到这个问题了，我想问下这个代码是正确的不啊？

仿真时间跑少了吧

`timescale 1ns/1nsmodule testbench ();reg clk;initialbegin clk = 0; repeat(1000) #500 clk = ~clk; repeat(2000) #250 clk = ~clk; $finish;endendmodule如果定义`timescale 10ns/10ns改为repeat(1000) #50 clk = ~clk;repeat(2000) #25 clk = ~clk;降低了仿真精度 可以提高仿真速度如果定义`timescale 100ns/100ns改为repeat(1000) #5 clk = ~clk;repeat(1000)begin #3 clk = ~clk; #2 clk = ~clk;end进一步降低了仿真精度同时提高仿真速度 但时钟占空比不再是1:1 对一般的rtl仿真也没有影响

产生时钟的方法有很多，以下是一个： 在testbench中编写一下测试脚本， initial begin clk=0； forever #10 clk=~clk； // 周期为20ns的时钟 end 可以利用此编写的时钟测试你所编写的verilog程序 希望能帮到你哦哦！！！！

我遇到这个问题了，问题出在你你没有选择Tool name，里面是空的，是NONE，改为ModeSim或其他的，重新编译，就可以生成Testbeach

不需要，modelsim中直接可以把这些中间变量显示在最后的波形图上

modulemul3_testbench;//定义一个没有输入输出端口的测试平台rega2,a1,a0,b2,b1,b0;//被测模块的input端口，改为对应的reg寄存器做输入信号wirep5,p4,p3,p2,p1,p0;//被测模块的output端口，改为对应的wire型initialbegin//初始化所有输入信号的寄存器值a2=0;a1=0;a0=0;b2=0;b1=0;b0=0;#50//一般延迟较长时间后，应该使复位信号不复位系统正常工作，但你没有复位信号end//初始化模块结束后一般时序电路仿真是产生时钟信号，//这是纯组合逻辑没有时钟信号就省略了//然后就可以根据你所需要验证的功能在此位置编写initial块或always块给reg型//的输入信号赋值的相关逻辑，观察wire型输入信号的值//---------------------------调用被测对象，格式如一般元件调用-------------------mul3DUT(.a2(a2),.a1(a2),.a0(a0),.b2(b2),.b1(b2),.b0(b0),.p5(p5),.p4(p4),.p3(p3),.p2(p2),.p1(p1),.p0(p0));endmodule//最后的提示，你的程序里定义了整数型变量，其实是不好的用法，甚至不能被正确综合，//可以用等值的reg型变量来替代，即使你定义成整数型，实际上也是被综合成reg型的，//另外，一般可综合代码中最好不要用for语句，个人认为你的代码会完全功能不正常的

moduel display_report();//封装一些做测试时有用的报告显示//包括任务error，warning，fatal，terminate//显示warning报告，同时包含显示当前时间和警告内容（由用户输入）task warning; input [80*8:1] msg; begin $write("WARNING at %t: %s", $time, msg); endendtask//显示error报告，同时包含显示当前时间和错误内容（由用户输入）task error; input [80*8:1] msg; begin $write("-ERROR- at %t: %s", $time, msg); endendtask//显示fatal报告，同时包含显示当前时间和致命内容（由用户输入）task fatal; input [80*8:1] msg; begin $write("*FATAL* at %t: %s", $time, msg); terminate; endendtask//显示warning报告，同时包含显示当前时间和结束信息（该任务自动生成）task terminate; begin $write("Simulation completed "); $finish; endendtaskendmodule//使用上面封装好的taskmodule testcase();//包含已经编写好的display_report.v ，后面就可以调用其封装好的task了`include " display_report.v"……initial beginif (...) error("Unexpected response "); //调用error任务……terminate; //调用terminate任务end……endmodulemodule testcase;initialbeginif (...) syslog.error("Unexpected response");syslog.terminate;endendmodule

不是的，testbench是在start中自动生成一个模板，但是仍需进行简单的进行一下操作 sys_clk = 0; forever #1 sys_clk = ~sys_clk; endinitial begin sys_n = 0; #10; //1000个时间单位后，开始仿真 sys_n = 1; #1000000; //仿真停止时间 $stop; 这是我自己编写的一段仿真程序，加载到initial和end之间就可以了希望可以帮到你

rtl的话需要用可综合的语句来设计，testbench不需要可综合的语句。另外testbench为了能复用，所以里面有大量的测试向量范围定义从而可以动态的生成测试向量，而rtl里面全部的设计都是固定不可变化的。

testbench是验证的平台，就是一口大锅，什么DUT啊，各种模型啊，各种东西都放进去。testcase是针对某个点而特意写的代码，专门用来测试这个点的

A bench is a bench, a table, something you put your DUT on and test it.A rig is a rig, a 3-dimensional structure optimized to mate with the DUT in some way, either mechanically or electrically.Test bench is in my vocabulary less device specific than a rig.You can"t test brakes on a bench, you need a rig for that, something to prevent the car from moving, something to drive the wheels and test the braking force.But you could test a power supply for your PC on a testbench, all you need is some voltmeters, some ammeters, some cables and crocodile clips. If you did it on everyday basis however, you"d build yourself a rig for that - with proper PC sockets and typical loads for all the voltages, so to make your job easier.

1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。eg：inout [0:0] bi_dir_port;wire [0:0] bi_dir_port;reg [0:0] bi_dir_port_reg;reg bi_dir_port_oe;assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1"bz;用bi_dir_port_oe控制端口数据方向，并利用中间变量寄存器改变其值。等于两个模块之间用inout双向口互连。往端口写（就是往模块里面输入)方法2：使用force和release语句，这种方法不能准确反映双向端口的信号变化，但这种方法可以反映块内信号的变化。具体如示：module test();wire data_inout;reg data_reg;reg link;#xx; //延时force data_inout=1"bx; //强制作为输入端口...............#xx;release data_inout; //释放输入端口endmodule从文本文件中读取和写入向量1）读取文本文件：用 $readmemb系统任务从文本文件中读取二进制向量（可以包含输入激励和输出期望值）。$readmemh 用于读取十六进制文件。例如：reg [7:0] mem[1:256] // a 8-bit, 256-word 定义存储器meminitial $readmemh ( "mem.data", mem ) // 将.dat文件读入寄存器mem中initial $readmemh ( "mem.data", mem, 128, 1 ) // 参数为寄存器加载数据的地址始终2）输出文本文件：打开输出文件用?$fopen 例如：integer out_file; // out_file 是一个文件描述，需要定义为 integer类型out_file = $fopen ( " cpu.data " ); // cpu.data 是需要打开的文件，也就是最终的输出文本设计中的信号值可以通过$fmonitor, $fdisplay,2. Verilog和Ncverilog命令使用库文件或库目录ex). ncverilog -f run.f -v lib/lib.v -y lib2 +libext+.v //一般编译文件在run.f中, 库文件在lib.v中,lib2目录中的.v文件系统自动搜索使用库文件或库目录,只编译需要的模块而不必全部编译3．Verilog Testbench信号记录的系统任务:1). SHM数据库可以记录在设计仿真过程中信号的变化. 它只在probes有效的时间内记录你set probe on的信号的变化.ex). $shm_open("waves.shm"); //打开波形数据库$shm_probe(top, "AS"); // set probe on "top",第二个参数: A -- signals of the specific scrope S -- Ports of the specified scope and below, excluding library cellsC -- Ports of the specified scope and below, including library cellsAS -- Signals of the specified scope and below, excluding library cellsAC -- Signals of the specified scope and below, including library cells还有一个 M ,表示当前scope的memories, 可以跟上面的结合使用, "AM" "AMS" "AMC"什么都不加表示当前scope的ports;$shm_close //关闭数据库2). VCD数据库也可以记录在设计仿真过程中信号的变化. 它只记录你选择的信号的变化.ex). $dumpfile("filename"); //打开数据库$dumpvars(1, top.u1); //scope = top.u1, depth = 1第一个参数表示深度, 为0时记录所有深度; 第二个参数表示scope,省略时表当前的scope.$dumpvars; //depth = all scope = all$dumpvars(0); //depth = all scope = current$dumpvars(1, top.u1); //depth = 1 scope = top.u1$dumpoff //暂停记录数据改变,信号变化不写入库文件中$dumpon //重新恢复记录3). Debussy fsdb数据库也可以记录信号的变化,它的优势是可以跟debussy结合,方便调试.如果要在ncverilog仿真时,记录信号, 首先要设置debussy:a. setenv LD_LIBRARY_PATH :$LD_LIBRARY_PATH(path for debpli.so file (/share/PLI/nc_xl//nc_loadpli1))b. while invoking ncverilog use the +ncloadpli1 option.ncverilog -f run.f +debug +ncloadpli1=debpli:deb_PLIPtrfsdb数据库文件的记录方法,是使用$fsdbDumpfile和$fsdbDumpvars系统函数,使用方法参见VCD注意: 在用ncverilog的时候,为了正确地记录波形,要使用参数: "+access+rw", 否则没有读写权限在记录信号或者波形时需要指出被记录信号的路径，如：tb.module.u1.clk.………………………………………………………………………………………………………关于信号记录的系统任务的说明：在testbench中使用信号记录的系统任务，就可以将自己需要的部分的结果以及波形文件记录下来（可采用sigalscan工具查看），适用于对较大的系统进行仿真，速度快，优于全局仿真。使用简单，在testbench中添加：initial begin$shm_open("waves.shm");$shm_probe("要记录信号的路径“，”AS“）；＃10000$shm_close; 即可。4. ncverilog编译的顺序: ncverilog file1 file2 ....有时候这些文件存在依存关系,如在file2中要用到在file1中定义的变量,这时候就要注意其编译的顺序是从后到前,就先编译file2然后才是file2.5. 信号的强制赋值force首先, force语句只能在过程语句中出现,即要在initial 或者 always 中间. 去除force 用 release 语句.initial begin force sig1 = 1"b1; ... ; release sig1; endforce可以对wire赋值,这时整个net都被赋值; 也可以对reg赋值.6．加载测试向量时，避免在时钟的上下沿变化为了模拟真实器件的行为，加载测试向量时，避免在时钟的上下沿变化，而是在时钟的上升沿延时一个时间单位后，加载的测试向量发生变化。如：assign #5 c=a^b……@(posedge clk) #(0.1*`cycle) A=1;******************************************************************************//testbench的波形输出module top;...initialbegin$dumpfile("./top.vcd"); //存储波形的文件名和路径,一般是.vcd格式.$dumpvars(1,top); //存储top这一层的所有信号数据$dumpvars(2,top.u1); //存储top.u1之下两层的所有数据信号(包含top.u1这一层)$dumpvars(3,top.u2); //存储top.u2之下三层的所有数据信号(包含top.u2这一层)$dumpvars(0,top.u3); //存储top.u3之下所有层的所有数据信号endendmodule//产生随机数,seed是种子$random(seed);ex: din <= $random(20);//仿真时间,为unsigned型的64位数据$timeex:...time condition_happen_time;...condition_happen_time = $time;...$monitor($time,"data utput = %d", dout);...//参数parameter para1 = 10,para2 = 20,para3 = 30;//显示任务$display();//监视任务$monitor();//延迟模型specify...//describ pin-to-pin delayendspecifyex:module nand_or(Y,A,B,C);input A,B,C;output Y;AND2 #0.2 (N,A,B);OR2 #0.1 (Y,C,N);specify(A*->Y) = 0.2;(B*->Y) = 0.3;(C*->Y) = 0.1;endspecifyendmodule//时间刻度`timescale 单位时间/时间精确度//文件I/O1.打开文件integer file_id;file_id = fopen("file_path/file_name");2.写入文件//$fmonitor只要有变化就一直记录$fmonitor(file_id, "%format_char", parameter);eg:$fmonitor(file_id, "%m: %t in1=%d o1=%h", $time, in1, o1);//$fwrite需要触发条件才记录$fwrite(file_id, "%format_char", parameter);//$fdisplay需要触发条件才记录$fdisplay(file_id, "%format_char", parameter);$fstrobe();3.读取文件integer file_id;file_id = $fread("file_path/file_name", "r");4.关闭文件$fclose(fjile_id);5.由文件设定存储器初值$readmemh("file_name", memory_name"); //初始化数据为十六进制$readmemb("file_name", memory_name"); //初始化数据为二进制//仿真控制$finish(parameter); //parameter = 0,1,2$stop(parameter);//读入SDF文件$sdf_annotate("sdf_file_name", module_instance, "scale_factors");//module_instance: sdf文件所对应的instance名.//scale_factors:针对timming delay中的最小延时min,典型延迟typ,最大延时max调整延迟参数//generate语句,在Verilog-2001中定义.用于表达重复性动作//必须事先声明genvar类型变量作为generate循环的指标eg:genvar i;generate for(i = 0; i < 4; i = i + 1)beginassign = din[i] = i % 2;endendgenerate//资源共享always @(A or B or C or D)sum = sel ? (A+B):(C+D);//上面例子使用两个加法器和一个MUX,面积大//下面例子使用一个加法器和两个MUX,面积小always @(A or B or C or D)begintmp1 = sel ? A:C;tmp2 = sel ? B:D;endalways @(tmp1 or tmp2)sum = tmp1 + tmp2;******************************************************************************模板：module testbench; //定义一个没有输入输出的modulereg …… //将DUT的输入定义为reg类型……wire…… //将DUT的输出定义为wire类型……//在这里例化DUTinitialbegin…… //在这里添加激励(可以有多个这样的结构)endalways…… //通常在这里定义时钟信号initial//在这里添加比较语句(可选)endinitial//在这里添加输出语句(在屏幕上显示仿真结果)endendmodule一下介绍一些书写Testbench的技巧：1.如果激励中有一些重复的项目，可以考虑将这些语句编写成一个task，这样会给书写和仿真带来很大方便。例如，一个存储器的testbench的激励可以包含write，read等task。2.如果DUT中包含双向信号(inout)，在编写testbench时要注意。需要一个reg变量来表示其输入，还需要一个wire变量表示其输出。3.如果initial块语句过于复杂，可以考虑将其分为互补相干的几个部分，用数个initial块来描述。在仿真时，这些initial块会并发运行。这样方便阅读和修改。4.每个testbench都最好包含$stop语句，用以指明仿真何时结束。最后提供一个简单的示例(转自Xilinx文档)：DUT：module shift_reg (clock, reset, load, sel, data, shiftreg);input clock;input reset;input load;input [1:0] sel;input [4:0] data;output [4:0] shiftreg;reg [4:0] shiftreg;always @ (posedge clock)beginif (reset)shiftreg = 0;else if (load)shiftreg = data;elsecase (sel)2"b00 : shiftreg = shiftreg;2"b01 : shiftreg = shiftreg << 1;2"b10 : shiftreg = shiftreg >> 1;default : shiftreg = shiftreg;endcaseendendmoduleTestbench：module testbench; // declare testbench namereg clock;reg load;reg reset; // declaration of signalswire [4:0] shiftreg;reg [4:0] data;reg [1:0] sel;// instantiation of the shift_reg design belowshift_reg dut(.clock (clock),.load (load),.reset (reset),.shiftreg (shiftreg),.data (data),.sel (sel));//this process block sets up the free running clockinitial beginclock = 0;forever #50 clock = ~clock;endinitial begin// this process block specifies the stimulus.reset = 1;data = 5"b00000;load = 0;sel = 2"b00;#200reset = 0;load = 1;#200data = 5"b00001;#100sel = 2"b01;load = 0;#200sel = 2"b10;#1000 $stop;endinitial begin// this process block pipes the ASCII results to the//terminal or text editor$timeformat(-9,1,"ns",12);$display(" Time Clk Rst Ld SftRg Data Sel");$monitor("%t %b %b %b %b %b %b", $realtime,clock, reset, load, shiftreg, data, sel);endendmodule

本文介绍如何写testbench来仿真VHDL程序。 通常testbench完成如下的任务：1. 实例化需要测试的设计（DUT）；2. 通过对DUT模型加载测试向量来仿真设计；3. 将输出结果到终端或波形窗口中加以视觉检视；4. 另外，将实际结果和预期结果进行比较。 一、构建Testbench 本文用VHDL来写，由于testbench只用来进行仿真，它们没有那些适用于综合的RTL语言子集的语法约束限制，而是所有的行为结构都可以使用。所有testbench包含了以下的基本程序段：Entity and Architecture Declaration ;Signal Declaration ;Instantiation of Top-level Design ;Provide Stimulus. 在ISE工程中添加source：VHDL Test Bench到顶层文件，在source for 选项中选择Behavioral Simulation。你会发现Test Bench中有很多已经自动写好，可根据自己的设计需要改写程序。其中Entity是空的，由于是仿真，不必有管脚的输入输出，只要写好激励信号就可以了。 二、双击Simulate Behavioral Model进行Modelsim仿真 我们在modelsim仿真的过程中，如果想改写激励程序，点击environment back（图中向左的箭头），回到激励程序的编写环境。可以利用其提供的模板直接改写testbench，点source->show language template,需要将read only取消掉，否则无法改写。本人建议，在这个环境中可以看到模板，你可以根据需要将相应的语句拷到VHDL Testbench中去。 这里只是简单介绍如何用test bench来仿真VHDL程序，其中各种激励信号的编写、时序的安排要依靠设计的需要，这些只能靠平时不断的积累。 这里介绍的是从ISE中直接调用modelsim进行仿真，因此关于ISE和modelsim的关联也是大家经常遇到的问题。这个下次再总结。

　　如何编写 testbench 的总结（非常实用的总结） 1．激励的设置 相应于被测试模块的输入激励设置为 reg 型，输出相应设置为 wire 类型，双向端口 inout 在 测试中需要进行处理。 方法 1：为双向端口设置中间变量 inout_reg 作为该 inout 的输出寄存，inout 口在 testbench 中要定义为 wire 型变量，然后用输出使能控制传输方向。 eg： inout[0:0]bi_dir_port; wire[0:0]bi_dir_port; reg[0:0]bi_dir_port_reg; regbi_dir_port_oe; assignbi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1"bz; 用 bi_dir_port_oe 控制端口数据方向，并利用中间变量寄存器改变其值。等于两个模块之间 用 inout 双向口互连。往端口写（就是往模块里面输入) 方法 2：使用 force 和 release 语句，这种方法不能准确反映双向端口的信号变化，但这种方 法可以反映块内信号的变化。具体如示： moduletest(); wiredata_inout; regdata_reg; reglink; #xx;//延时 forcedata_inout=1"bx;//强制作为输入端口 ............... #xx; releasedata_inout;//释放输入端口 endmodule 从文本文件中读取和写入向量 1）读取文本文件：用$readmemb 系统任务从文本文件中读取二进制向量（可以包含输入激 励和输出期望值） 。$readmemh 用于读取十六进制文件。例如： reg[7:0]mem[1:256]//a8-bit,256-word 定义存储器 mem initial$readmemh("mem.data",mem)// 将.dat 文件读入寄存器 mem 中 initial$readmemh("mem.data",mem,128,1)// 参数为寄存器加载数据的地址始终 2）输出文本文件：打开输出文件用?$fopen 例如： integerout_file;//out_file 是一个文件描述，需要定义为 integer 类型 out_file=$fopen("cpu.data");//cpu.data 是需要打开的文件，也就是最终的输出文本 设计中的信号值可以通过$fmonitor,$fdisplay, 2.Verilog 和 Ncverilog 命令使用库文件或库目录 ex).ncverilog-frun.f-vlib/lib.v-ylib2+libext+.v//一般编译文件在 run.f 中, 库文件在 lib.v 中,lib2 目录中的.v 文件系统自动搜索 使用库文件或库目录,只编译需要的模块而不必全部编译 3．VerilogTestbench 信号记录的系统任务: 1).SHM 数据库可以记录在设计仿真过程中信号的变化. 它只在 probes 有效的时间内记录你 setprobeon 的信号的变化. ex).$shm_open("waves.shm");//打开波形数据库 $shm_probe(top,"AS");//setprobeon"top", 第二个参数:A--signalsofthespecificscrope S--Portsofthespecifiedscopeandbelow,excludinglibrarycells C--Portsofthespecifiedscopeandbelow,includinglibrarycells AS--Signalsofthespecifiedscopeandbelow,excludinglibrarycells AC--Signalsofthespecifiedscopeandbelow,includinglibrarycells 还有一个 M,表示当前 scope 的 memories,可以跟上面的结合使用,"AM""AMS""AMC" 什么都不加表示当前 scope 的 ports; $shm_close//关闭数据库 2).VCD 数据库也可以记录在设计仿真过程中信号的变化. 它只记录你选择的信号的变化. ex).$dumpfile("filename");//打开数据库 $dumpvars(1,top.u1);//scope=top.u1,depth=1 第一个参数表示深度, 为 0 时记录所有深度; 第二个参数表示 scope,省略时表当前的 scope. $dumpvars;//depth=allscope=all $dumpvars(0);//depth=allscope=current $dumpvars(1,top.u1);//depth=1scope=top.u1 $dumpoff//暂停记录数据改变,信号变化不写入库文件中 $dumpon//重新恢复记录 3).Debussyfsdb 数据库也可以记录信号的变化,它的优势是可以跟 debussy 结合,方便调试. 如果要在 ncverilog 仿真时,记录信号, 首先要设置 debussy: a.setenvLD_LIBRARY_PATHLD_LIBRARY_PATH (pathfordebpli.sofile(/share/PLI/nc_xl//nc_loadpli1)) b.whileinvokingncverilogusethe+ncloadpli1option. ncverilog-frun.f+debug+ncloadpli1=debpli:deb_PLIPtr fsdb 数据库文件的记录方法,是使用$fsdbDumpfile 和$fsdbDumpvars 系统函数,使用方法参见 VCD 注意: 在用 ncverilog 的时候,为了正确地记录波形,要使用参数:"+access+rw", 否则没有读写 权限 在记录信号或者波形时需要指出被记录信号的路径，如：tb.module.u1.clk. ??????????????????????????????????????? 关于信号记录的系统任务的说明： 在 testbench 中使用信号记录的系统任务，就可以将自己需要的部分的结果以及波形文件记 录下来（可采用 sigalscan 工具查看） ，适用于对较大的系统进行仿真，速度快，优于全局仿 真。使用简单，在 testbench 中添加： initialbegin $shm_open("waves.shm"); $shm_probe("要记录信号的路径“， ”AS“） ； ＃10000 $shm_close;即可。 4.ncverilog 编译的顺序:ncverilogfile1file2.... 有时候这些文件存在依存关系,如在 file2 中要用到在 file1 中定义的变量,这时候就要注意其 编译的顺序是 从后到前,就先编译 file2 然后才是 file2. 5.信号的强制赋值 force 首先, force 语句只能在过程语句中出现,即要在 initial 或者 always 中间. 去除 force 用 release 语句. initialbeginforcesig1=1"b1;...;releasesig1;end force 可以对 wire 赋值,这时整个 net 都被赋值; 也可以对 reg 赋值. 6．加载测试向量时，避免在时钟的上下沿变化 为了模拟真实器件的行为，加载测试向量时，避免在时钟的上下沿变化，而是在时钟的上升 沿延时一个时间单位后，加载的测试向量发生变化。如： assign#5c=a^b ?? @(posedgeclk)#(0.1*`cycle)A=1; ****************************************************************************** //testbench 的波形输出 moduletop; ... initial begin $dumpfile("./top.vcd");//存储波形的文件名和路径,一般是.vcd 格式. $dumpvars(1,top);//存储 top 这一层的所有信号数据 $dumpvars(2,top.u1);//存储 top.u1 之下两层的所有数据信号(包含 top.u1 这一层) $dumpvars(3,top.u2);//存储 top.u2 之下三层的所有数据信号(包含 top.u2 这一层) $dumpvars(0,top.u3);//存储 top.u3 之下所有层的所有数据信号 end endmodule //产生随机数,seed 是种子 $random(seed); ex:din<=$random(20); //仿真时间,为 unsigned 型的 64 位数据 $time ex: ... timecondition_happen_time; ... condition_happen_time=$time; ... $monitor($time,"dataoutput=%d",dout); ... //参数 parameterpara1=10, para2=20, para3=30; //显示任务 $display(); //监视任务 $monitor(); //延迟模型 specify ... //describpin-to-pindelay endspecify ex: modulenand_or(Y,A,B,C); inputA,B,C; outputY; AND2#0.2(N,A,B); OR2#0.1(Y,C,N); specify (A*->Y)=0.2; (B*->Y)=0.3; (C*->Y)=0.1; endspecify endmodule //时间刻度 `timescale 单位时间/时间精确度 //文件 I/O 1.打开文件 integerfile_id; file_id=fopen("file_path/file_name"); 2.写入文件 //$fmonitor 只要有变化就一直记录 $fmonitor(file_id,"%format_char",parameter); egfmonitor(file_id,"%m:%tin1=%do1=%h",$time,in1,o1); //$fwrite 需要触发条件才记录 $fwrite(file_id,"%format_char",parameter); //$fdisplay 需要触发条件才记录 $fdisplay(file_id,"%format_char",parameter); $fstrobe(); 3.读取文件 integerfile_id; file_id=$fread("file_path/file_name","r"); 4.关闭文件 $fclose(fjile_id); 5.由文件设定存储器初值 $readmemh("file_name",memory_name");//初始化数据为十六进制 $readmemb("file_name",memory_name");//初始化数据为二进制 //仿真控制 $finish(parameter);//parameter=0,1,2 $stop(parameter); //读入 SDF 文件 $sdf_annotate("sdf_file_name",module_instance,"scale_factors"); //module_instance:sdf 文件所对应的 instance 名. //scale_factors:针对 timmingdelay 中的最小延时 min,典型延迟 typ,最大延时 max 调整延迟参 数 //generate 语句,在 Verilog-2001 中定义.用于表达重复性动作 //必须事先声明 genvar 类型变量作为 generate 循环的指标 eg: genvari; generatefor(i=0;i<4;i=i+1) begin assign=din=i%2; end endgenerate //资源共享 always@(AorBorCorD) sum=sel?(A+B) C+D); //上面例子使用两个加法器和一个 MUX,面积大 //下面例子使用一个加法器和两个 MUX,面积小 always@(AorBorCorD) begin tmp1=sel?A:C; tmp2=sel?B ; end always@(tmp1ortmp2) sum=tmp1+tmp2; ****************************************************************************** 模板： moduletestbench;//定义一个没有输入输出的 module reg??//将 DUT 的输入定义为 reg 类型 ?? wire??//将 DUT 的输出定义为 wire 类型 ?? //在这里例化 DUT initial begin ??//在这里添加激励(可以有多个这样的结构) end always??//通常在这里定义时钟信号 initial //在这里添加比较语句(可选) end initial //在这里添加输出语句(在屏幕上显示仿真结果) end endmodule 一下介绍一些书写 Testbench 的技巧： 1.如果激励中有一些重复的项目，可以考虑将这些语句编写成一个 task，这样会给书写和仿 真带来很大方便。例如，一个存储器的 testbench 的激励可以包含 write，read 等 task。 2.如果 DUT 中包含双向信号(inout)，在编写 testbench 时要注意。需要一个 reg 变量来表示 其 输入，还需要一个 wire 变量表示其输出。 3.如果 initial 块语句过于复杂，可以考虑将其分为互补相干的几个部分，用数个 initial 块来 描述。在仿真时，这些 initial 块会并发运行。这样方便阅读和修改。 4.每个 testbench 都最好包含$stop 语句，用以指明仿真何时结束。

1、打开quartus ii，Tools菜单下Options项，General中EDA Tool Options，指定Modelsim的路径，比如C:altera11.0modelsim_aewin32aloem，或者C:alteraModelsimse10.0bwin642、设计好quartus下的工程后，Processing菜单栏下Start项右侧展开选择“Start TestBench Templates Writer”，就会创建一个testbench的模版。在此基础上修改你所需要的testbench3、testbench设计完后，Assignments菜单下Setting项，左侧栏中找到EDA Tool Settings下的Simulation，在右侧Simulation的设置框中，选择Tool name，到“More EDA Netlist Writer Settings”中，选择“Compile test bench，点击右侧的“Test Benches”，”New“，把testbench文件的module名填入top level项（11.0下；9.0下三项都要补齐，第三项是例化名）。在下面的“Test bench files”中指定你的testbench，模板文件默认是在simulation--modelsim中，后缀是.vt，“Add”进来，一路OK。4、仿真时，“Tools”菜单下“Run EDA Simulation Tool”右侧展开，第一个为功能仿真，第二个为时序仿真。

查阅了一些网络上的资料，基本说法是Quartus II从11.0开始就取消了自带的仿真工具，转而采用第三方仿真工具。个人安装的 13.0（网络版）确实没有自带的仿真工具，但是有提供Modelsim_Altera安装包，一直在用的就是该第三方工具。在11.0之前的版本用过7.0的，其自带的仿真只能通过建立.vwf波形文件的形式完成仿真。Modelsim是专用的仿真工具，跟Quartus II等集成工具的仿真功能相比，功能要强大的多，对于系统函数，debug等所需要的调试手段等的支持要好的多。testbench就是为了完成设计验证所建立的测试平台（或环境），一般包含三个要素：产生激励信号，调用被测试电路，以及对测试电路的输出结果进行比较验证等。它本质上就是HDL代码。

Two old women are dozing on the bench.的中文翻译_百度翻译Two old women are dozing on the bench. 两个老妇人在长凳上打瞌睡。全部释义和例句试试人工翻译

先暂停一下license服务，再重新启动一下license试试。

证书出问题了，建议直接从装软件，这样最简单，不然找问题更加麻烦

ANSYS workbench风载荷已经有专门的插件了，叫做ACT windload，你需要另外搜索ACT插件，教程跟随着插件

什么行业呢？IT业的，on bench指的是没有进入到任何一个项目组，手头没有项目做，相当于是坐冷板凳。on board一般指入职报到。

bench space来自体育的名词板凳空间，备用空间我们的备用空间就是为科学家分忧解难网站提供给你的空间。【This is your place to create a personal profile describing your research, your interests, your workplace and more. Add pictures or links to your publications too. Search for like-minded colleagues, or let your colleagues or potential employers find you. Our goal at Scientist Solutions is to connect all the scientists of the world. My Bench Space gives you one more way to do that. 】

Benchmark Email 满客邮件的通道质量都是比较高的，ip比较干净，用它大量发送邮件，也不会被当成垃圾邮件，发送率大大提高，加上对客户能进行打开率的跟踪，后续对客户进行分类也很方便，效果还是很好的。

产品损坏。内存benchmark测试到copy就蓝屏不是正常的反应，因此是因为产品损坏导致的。用户可以通过专业的维修从而解决该问题。

benchmark还可以做动词，就是参考、检测（同相似产品比较从而改进自身产品的行为，和参考差不多）。整体的意思就是：CEO交给你一个任务：对于BES中存在的运筹学结构描述做一份评估报告，如果你愿意你可以参考任何已知的相关报告。翻译的不好，还请见谅。

　　benchmark bond　　[英][ˈbentʃˌmɑ:k bɔnd][美][ˈbɛntʃˌmɑrk bɑnd]　　[财]基准债券;　　例句：　　1. Bond yields are generally regarded as the benchmark mortgage rates.　　国债收益率通常被视为抵押贷款利率的基准.　　2. The 10 - year bond yields are usually used as a benchmark for mortgage rates.　　十年期国债收益率通常被作为抵押贷款利率的基准.　　3. The bond could fix a benchmark exchange rate, according to the rate of date of issue.　　这种债券可以确定发行日的汇率为基准, 还本付息时根据汇率变动情况,对实付金额进行调整.

实际上Human benchmark也就是日常测试一下反应速度一般人的结果平均都在240-280ms左右数值差不多就行了不需要要求太高的

300ms。根据查询Humanbenchmark网站信息得知，Humanbenchmark网站是一个用于测试反应速度的网页,通过用户对绿色画面的出现以及点击反应,评估用户的反应效率。humanbenchmark正常是300ms。正常人反应速度在300毫秒，30岁以后会有所下降，运动员经过特定练习，对特定刺激(发令枪)的反应速度可以缩短到150到180毫秒。

绿色条表示 DNS 服务器的响应时间，紫色条表示当查询的信息不存在于该 DNS 上时向上级 DNS 查询的响应时间，而红色条则表示域名的查询时间。而 DNS 栏中的红色条则是表示查询的目标没反应。最后可以点击 「Tabular Data」 标签来观看更为详尽的测试结果。