altera

Quartus Prime 中集成了Modelsim，可以调用Modelsim对顶层文件进行仿真。 Tools--Options General--EDA Tool Options，设置仿真工具的目录。右侧窗口选择你电脑Quartus安装目录中Modelsim-altera的位置，示例如图 Assignments -- Settings，弹出的对话框中，左侧选择EDA Tool Setting -- Simulation，右侧的第一个下拉列表选择ModelSim-Altera，示例如图。 先对工程执行分析综合，然后利用工具自动生成测试文件模板，操作如下。 生成的.vt文件位于当前工程目录中..simulationmodelsim 文件夹内。 用Quartus打开.vt 文件 刚才自动生成的 .vt只是一个模板，并不完整，需要补充。在vt文件中，编辑需要的测试激励后，保存。记下vt文件中的顶层模块名和文件名，比如下图中的顶层模块是Uart_FSM_vlg_tst，文件名是UART_FSM.vt Assignments -- Settings，弹出的对话框中，左侧选择EDA Tool Setting -- Simulation，右侧的第一个下拉列表选择ModelSim-Altera，下面添加Test Benches，流程示例如图。 第一个Test Bench name给当前的仿真起个名字 第二个Top level module ....输入测试文件.vt里顶层module的名字 建议先填第二个 点击Add后，点击OK--OK---OK........ Tools -- Run ---RTL Simulation(寄存器传输级仿真，与功能仿真相同) 也可以选择：Tools -- Run ---Gate level Simulation(门级仿真，与时序仿真相同)。 如果使用时序仿真，需要设置正确的芯片型号并将工程编译后再仿真。 常见错误： 1、功能仿真时，输出无信号，波形显示红色直线。 原因：可能是由于设计文件中的寄存器没有初始值，而电路基于该寄存器进行了取值、判断等操作，导致获取不到寄存器的值。 解决办法：为电路添加复位信号，在复位信号有效时给寄存器赋初值。 说明：这是仿真器的问题。在实际电路中，芯片上电后，寄存器内必然有值。 2、error deleting "msim_transcript": permission denied. 原因：Modelsim已经打开了，不能进行新的仿真。 解决办法：关闭已经打开的Modelsim，重新启动仿真。 3、其他错误解决办法 测试文件如果有语法错误的话，会在modelsim的输出窗口以红色字体给予提示。

在View--Radix-选择Unsigned就行了

ic底部还有个焊盘，那个不接地，jtag就可能连不上

有的，叫microblaze

Altera的NIOSII和Xilinx的Microblaze类似，一并讲了吧。实际应用中，nios和microblaze的应用不能算很少，但也不多，一个较为典型的应用是一些商用的协议栈会使用到软核的功能。

挺多的，有许多公司做项目用的，

就是将一个字节的dat， 按bit在时钟低电平时发送数据

近 pins后， 在view 在下面的groups list和 all pin list 前边点上黑点

Library ieee;use ieee.std_logic_1164.all;library altera_mf;use altera_mf.all;entity altplll is这样就可以了

换个电脑或线试试，确定下是电脑还是线的问题

进入bios，把启动模式那个带有感叹的选中，再按shift+1,我之前是这样的

怎么解决的啊？？、、

你用的是山寨的USB blaster吧？我是用的是友晶的USB blaster Version B，可以先断板子的电源，在把板子的头，最后拔PC插头。建议买个好点的USB blaster下载器

http://www.pudn.com/downloads300/sourcecode/others/detail1339531.html这个可以在WIN7下驱动

首先，如果是第一次使用需要在电脑上为其安装驱动，在跳出的添加新硬件对话框选择“从列表或指定位置安装”，AlteraUSBBlaster的驱动在Quartus安装目录下有——如[…Quartus安装目录]driverusb-blaster。其次，安装好之后，打开Quartus软件，打开Program界面，单击“HardwareSetup…”，在出现的对话会有出现一个可选的USB-Blaster(在板子上电的情况下)，选中它。这样就完成了硬件上的连接。再次，向Program内添加要少些的SOF或POF文件即可，点击Start。在JTAG模式下，一般不用做设置。

是Altera MAXII系列，你要EPM570下面还有G、Z等型号，问题不够具体啊。整个系列资料在这：http://www.altera.com.cn/cgi-bin/devsearch.pl?pn=0&q=epm570&site=chinaEPM570Z的管脚定义在这：http://www.altera.com.cn/literature/dp/max2/EPM570Z.pdf

若函数g（x）有性质：对于任意的实数m，n，有g（mn）=g（m）+g（n），对数函数是g（x）得特例，对数函数与指数函数互为反函数，且指数函数具有a m+n =a m +a n 的性质 因此猜想函数f（x）性质对于任意的实数m，n，有f（m+n）=f（m）?f（n）故答案为：对于任意的实数m，n，有f（m+n）=f（m）?f（n）

使用Altera PLL核

好像不行的。。如果能读出来的话那不就泄密了么！就和软件行业的反编译一样了啊，不被允许的。

modesim 安装目录下找到 modelsim.iniverilog = $MODEL_TECH/../verilogstd_developerskit = $MODEL_TECH/../std_developerskitsynopsys = $MODEL_TECH/../synopsysmodelsim_lib = $MODEL_TECH/../modelsim_libsv_std = $MODEL_TECH/../sv_stdmtiAvm = $MODEL_TECH/../avmmtiOvm = $MODEL_TECH/../ovm-2.1.1mtiUvm = $MODEL_TECH/../uvm-1.0p1mtiUPF = $MODEL_TECH/../upf_libmtiPA = $MODEL_TECH/../pa_libfloatfixlib = $MODEL_TECH/../floatfixlibmc2_lib = $MODEL_TECH/../mc2_lib;vhdl_psl_checkers = $MODEL_TECH/../vhdl_psl_checkers // Source files only for this release;verilog_psl_checkers = $MODEL_TECH/../verilog_psl_checkers // Source files only for this release;mvc_lib = $MODEL_TECH/../mvc_libsecureip = D:/modeltech_10.0b/modelsim_lib/secureipsimprim = D:/modeltech_10.0b/modelsim_lib/simprimsimprims_ver = D:/modeltech_10.0b/modelsim_lib/simprims_verunimacro = D:/modeltech_10.0b/modelsim_lib/unimacrounimacro_ver = D:/modeltech_10.0b/modelsim_lib/unimacro_verunisim = D:/modeltech_10.0b/modelsim_lib/unisimunisims_ver = D:/modeltech_10.0b/modelsim_lib/unisims_verxilinxcorelib = D:/modeltech_10.0b/modelsim_lib/xilinxcorelibxilinxcorelib_ver = D:/modeltech_10.0b/modelsim_lib/xilinxcorelib_ver带 D:就是自己添加的。你按照你的目录给添加进去即可。哦，对了，要把 modelsim.ini 这个文件的只读选项给去掉。

你确定内部有时钟，扯蛋呢吧？

FPGA管脚说明Altera：用户I/O：用解释配置管脚：MSEL[1:0] 用于选择配置模式比AS、PS等DATA0 FPGA串行数据输入连接配置器件串行数据输管脚DCLK FPGA串行钟输配置器件提供串行钟nCSO（I/O）FPGA片选信号输连接配置器件nCS管脚ASDO（I/O）FPGA串行数据输连接配置器件ASDI管脚nCEO 载链期间始能输条载链第器件配置完信号始能器件始进行配置载链器件nCEO悬空nCE 载链器件始能输入连接器件nCEO载链器件nCE接nCNFIG 用户模式配置起始信号nSTATUS 配置状态信号CONF_DONE 配置结束信号电源管脚：VCCINT 内核电压130nm1.5V90nm1.2VVCCIO 端口电压般3.3V支持种电压5V、1.8V、1.5VVREF 参考电压GND 信号钟管脚：VCC_PLL PLL管脚电压直接连VCCIOVCCA_PLL PLL模拟电压截止通滤波器接VCCINTGNDA_PLL PLL模拟GNDD_PLL PLL数字CLK[n] PLL钟输入PLL[n]_OUT PLL钟输特殊管脚：VCCPD 用于寻则驱VCCSEL 用于控制配置管脚PLL相关输入缓冲电压PROSEL 电复位选项NIOPULLUP 用于控制配置所使用用户I/O内部拉电阻否工作TEMPDIODEN 用于关联温度敏二极管

题主是按 F5 编译调试的吧？这个叫“预编译”就是模拟生成，用来检查代码及逻辑错误，代码运行到哪里就临时编译到哪里。 而生成EXE则是全编译。 如果代码本身存在不影响运行的问题的话，在预编译是能通过的。但一旦生成成EXE就出错了。

基本上装的什么都是这个方式，有哪几种呢好几种方式呢，你明白这道理吗？真的。

看你要怎么使用，

通常，在ModelSim中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面： ·Quartus不支持Testbench； ·调用了megafunction或者lpm库之类的Altera的函数； ·时序仿真要在Modelsim下做仿真。 下面以Altera器件为例，介绍如何在ModelSim中加入Altera的仿真库，Quartus II软件中自带有Altera的仿真库，只要把它拿到ModelSim中去编译一下就可以了，具体步骤如下：1.设置仿真库路径 打开ModelSim安装目录(我用的是ModelSim SE 6.2版本，安装在D:ModelSimInstallfiles目录下)，新建文件夹altera，我们就在该目录下存放预编译的各种Altera库。 启动ModelSim SE 6.2，在主窗口执行【File】/【Change Directory】命令将路径转到altera文件夹。或在命令行中执行cd D:/ModelSim/Installfiles/altera。2.新建库 Quartus II中提供的仿真库文件存放的路径是...altera80quartusedasim_lib，每个库文件提供了两种形式：.v(Verilog)格式和.vhd(VHDL)格式两种，根据你所用的语言选择使用。用于编译资源库的文件有220model.v，220model.vhd，220pack.vhd，altera_mf.v，altera_mf.vhd，altera_mf_components.vhd，altera_primitives.v，altera_primitives.vhd，altera_primitives_components.vhd文件。网上的很多教程都是把这些文件一起编译，这样适用于Verilog和VHDL混合仿真，但如果只用一种语言，如Verilog则完全没必要全部编译。下面以该目录下的altera_mf.v为例介绍建立预编译库的方法。 注：ModelSim中仿真库可以分为两大类：第一类是工作库(working)，默认值为“work”目录，work目录中包含当前工程下所有被编译的设计单元，编译前必须建立一个work库，并且每个编译有且仅有一个work库；第二类是资源库(resource)，存储能被当前编译引用的设计单元，在编译期间允许有多个resource库。 在主窗口中选择【File】/【New】/【Library】命令，新建一个名为altera_mf的库。3.编译库 方便起见在altera文件夹下新建目录src，把用于编译资源库的文件复制到src文件夹中。 在主菜单中选【Compile】/【Compile】命令，弹出Compile Source Files对话框，library中选择你刚才建立的库名altera_mf，查找范围你选择altera_mf.v文件，刚才你已经把它复制到了...alterasrc目录下。执行编译命令。继续按照步骤2和3中介绍的方法添加剩下的几个库。添加完成后如下图所示。4.配置modelsim.ini文件 这一步是为了将前面建立的库添加进系统库，以后就不用再重复添加了。 ModelSim安装根目录下的配置文件modelsim.ini的只读属性去掉，用记事本或其他文本编辑程序打开。在[Library]下修改前面添加的库的路径。注意修改后关闭并改回只读属性。 注：第1步设置的仿真库路径必须在ModelSim的安装目录下才能事业能够此相对路径。 altera_primitives = $MODEL_TECH/../altera/altera_primitives 220model = $MODEL_TECH/../altera/220model altera_mf = $MODEL_TECH/../altera/altera_mf5.添加Altera底层硬件原语仿真库(ATOM) 在时序仿真时，必须加载所使用到的对应于具体Altera器件的底层硬件原语的仿真库(ATOM)。 上面编译了Altera三个资源库文件：220model.v,altera_mf.v,altera_primitives.v,编译通过之后。根据我们选用的具体器件型号继续编译我们所需要的器件底层原语仿真库文件，比如我们选择使用的是cycloneii，所以编译cycloneii_atoms.v。 另外，在进行仿真的时候，还要注意将上述已经编译的相关库添加到当前的工程中，以便相关lpm之类的核的调用，操作如下：在Start Simulation窗口的libraries一栏下进行添加，如图：然后再选择work目录中当前工程的顶层实体进行仿真即可。 若是要进行时序仿真，则还应在SDF一栏进行.sdo延时文件的添加。

一般下不到，得会员才能下载。

我用个例子来说明吧，如果你要保留cnt这个寄存器不被综合掉，要在寄存器申明添加语句：reg [3:0] cnt /*synthesis noprune */ ; 或者是 （*noprune*）reg [3:0]cnt;我说的方法，不妨在Quartus的signal tap里面添加寄存器试试看。

我们现在用的就是Cyclone V的SoC，其实就是把传统的单片机固件全部变灵活了，每个模块都可以用户自己来例化，如果不用FPGA逻辑设计软核的话，HPS这边就相当于一个ARM Cortex A9处理器的芯片而已。对于你的问题，我按照我的理解来回答一下，共同学习：1、想要得到这个Uart的数据，其实原则上是不需要配置FPGA的Qsys的，因为Uart本来就是HPS这边的外设，ARM是可以直接对其寻址的，就是一个简单的外设。但是为什么每个设计都要配Qsys呢？这是因为Qsys中会帮我们把系统最基础的初始化，比如Sdram控制器初始化、引脚复用等等包装成一个硬件信息，称为handoff。而在SoC启动时，bootrom执行完后必须找到一个叫preloader的映像，这个preloader就是做Sdram初始化等事情的，没错，handoff就是我们用来生成preloader的利器，它仅仅帮我们做了sdram和引脚、地址映射、引脚复用、时钟等基础工作，但是没有这些又是不行的，因此，必须配一个，不过为了方便，只要我们不用到FPGA侧的软核，那么一个preloader可以用在无数个工程中了，不用每次都配。2、控制台仅仅是用来做调试用的，也不是所有的工程都可以用控制台的tcl脚本来控制，它针对一些特殊历程，如果你是针对FPGA的内容调试，那么你的命令码会在开发环境内部转换为有效数据，直接通过jtag写到板子中去，如果你是针对Hps，也就是ARM侧进行调试，那么你的命令码会转换为地址+数据这样的格式，也是直接写到某个地址上去而已。这个你能明白吗？3、并不是说对外设的使用简单了，这样做个比较：现在有三个设备：FPGA芯片、ARM处理器芯片、SoC芯片FPGA只能用来设计逻辑电路，基本数字运算很快，适合设计一成不变的固件IP核，比如设计一个加法器、一个Flash控制器、ADC控制接口、数字信号处理等等；但没有处理器灵活；ARM是基于CPU结构的微计算机，可以接受灵活的、千变万化的大型程序，比如设计手机，跑个操作系统如Linux等，但芯片内所有外设都是固件，不能自己定制和修改；而SoC能够提供给你的，既有FPGA设计的稳定性和简单易用，又有ARM的强大处理和控制功能，并且你需要自定制IP时可以很方便地在FPGA中来实现，然后通过桥接挂在HPS系统下，便成了传统意义的外设，够灵活吧？纯手打，无COPY，喜欢的话加Q279711303，共同学习！

Zynq-7000中的集成FPGA分为Kintex-7(Xilinx的中档FPGA.)或Artix-7(低成本FPGA);相应的Altera的产品分别有：1)ArriaVSoC:DualCoreARMCortexA9+Arria-VFPGAFabric.Arria系列一直是Altera的中档FPGA;2)Cyclone-VSoc:DualCoreARMCortexA9+Cyclone-VFPGAFabric

The cause of the impairment is flow alterations and habitat alterations . Other potential threats to the vaquita population include habitat alterations and pollutants. Populations in southeastern Austrapa are threatened by deforestation and other habitat alterations . They were indirectly introduced through parasites and habitat alteration . Habitat alteration and inappropriate land use practices are the most mon population stressors. It tolerates moderate habitat alteration and can be found in cacao and coffee plantations. Illegal fuelwood harvesting also adds to the problem of habitat alteration ( McGurty 1988 ). It is a very mon species that might locally be affected by extreme habitat alteration . Since the 1960s, the primary threat has been habitat alteration , or its outright destruction. This group of freshwater mussels is threatened primarily by habitat alteration as are other freshwater mussels. It"s difficult to see habitat alteration in a sentence. 用 habitat alteration 造句挺难的 Most of the global ocean pollution, overexploitation, and coastal habitat alteration occur within their waters. Sharks in the Kakadu and Lakefield National Parks are protected somewhat from habitat alteration , if not fishing. The population is probably stable, but it may be threatened by habitat alteration caused by cpmate change. The cause of impairment is miscellaneous habitat alterations and the probable source is habitat modification that is not hydromodification. Similarly, many perceived threats to otters, such as pollution and habitat alterations , have not been rigorously evaluated. Threats to this species include habitat alteration , such as changes in the fire regime and the effects of pvestock. The main threat to this species is habitat alteration such as impoundments of waterways, increased silt, and pollution. Habitat alteration and excessive hunting had nearly extirpated the wild turkey from the Northeast by the middle of the last century. Possible bottom-up effects on an ecosystem can be from biocpmatic impacts on ecosystem productivity and from anthropogenic habitat alterations . According to the IUCN, the zebra loach is currently endangered in the wild due to habitat alteration bined with a *** all native range. The current population is estimated to be around 50-249 individuals, with the population in decpne due to habitat alteration and destruction. In addition to the study of the retreating glaciers, research performed includes forest modepng studies in which fire ecology and habitat alterations are *** yzed. In addition to habitat destruction by humans, habitat alteration of the *** all streams and dried pools has also had a significant effect on abundance. One of the leading management actions aiding in the successful reproduction of this species is keeping the waters void of sediment pollution and habitat alterations . The depletion of the population is primarily due to the habitat alterations caused by dams and due to petition and predation by non-native fish. Despite their relatively *** all size and secretive nature, some species may be susceptible to extirpation, mainly due to habitat alteration and introduced feral animals. Because of intensive habitat alterations the subspecies was endangered centuries ago, surviving only in remote areas of northeastern China and the Qing Imperial Hunting Grounds. This habitat alteration changed the floral and faunal assemblage, allowing non-native plants such as kudzu and Japanese honeysuckle to invade some roadside areas. The sporadic distribution of the species across its range suggests that the northern madtom probably has very specific habitat requirements, so is vulnerable to habitat alterations . No direct studies of factors responsible for the observed decpnes in abundance have been conducted, but overfishing and habitat alteration are bepeved to have played a role. It"s difficult to see habitat alteration in a sentence. 用 habitat alteration 造句挺难的 Western Austrapan ornithologist Jupan Ford felt evidence of hybridization in Western Austrapa was lacking and also wondered whether land clearing and habitat alteration had promoted hybridization in southeastern Austrapa. The species has an extremely wide range and appears to be the hornbill species most adaptable to habitat alterations ; it is thus not currently considered to be threatened. The Short-tailed Hopping Mouse"s decpne was due to a number of factors, some of which were being hunted by predators such as foxes, cats and habitat alterations . Causes of pollution include inorganics, nutrients, siltation, organic enrichment ( low dissolved oxygen ) and other habitat alterations attributed to agricultural runoff, hydrologic / habitat modification and resource extraction. ;Environmental conditioning / habitat alteration : Environmental conditioning generally refers to the mechani *** in which individuals work together in order to improve their immediate or future environment for the benefit of the species. Threats to the species include stream flow depletion; diversion; habitat alteration and petition with non-native crayfishes; and predation by and petition with non-native fishes, especially red shiner. However, as with most mainland populations, the Little Goat Island population was thought to have bee extinct, mainly due to predation by introduced *** all Indian mongooses and habitat alteration by feral goats. All surveys were nocturnal and following rainfall, when moisture levels were high; therefore it is unpkely the decreased numbers at the clearcut site were solely due to reduced surface activity following the habitat alteration . In 1970, concerns over this habitat alteration and the presence of non-native species such as the bluegill and the western mosquitofish led to its inclusion in both Federal and Capfornia psts of endangered species. Although the known breeding habitat is all contained within the *** all Longwangshan Nature Reserve, habitat alteration is increasingly being a problem due to the growing threat of human disturbance at the site, especially from tourist activities. These cays were previously home to the Jamaican Iguana until the 1940s, when the population was thought to have bee extinct, mainly due to predation by introduced *** all Indian mongooses and habitat alteration by feral goats. Even where large areas of suitable habitat remain, subtle habitat alterations can be a problem, such as in the Andaman Islands, where freshwater areas, used for nesting, are being increasingly converted to human agriculture. Depberate habitat alteration is often done with the goals of increasing material wealth, increasing thermal fort, improving the amount of food available, improving aesthetics, or improving ease of access to resources or other human settlements. This disruption of host-pathogen dynamics due to habitat alterations has promoted the spread of this parasite to a na飗e host and has potentially contributed to decpnes in moose abundance and productivity in regions with high deer densities. The distribution of this golden mole has probably contracted during historical times as a result of habitat alteration associated with mining, power generating plants, as well as urbanization and ecologically unsound agricultural practices in parts of its range. The United States Environmental Protection Agency concluded that physical habitat alteration represents the greatest potential stressor to fish munities in more than half the streams in the mid-Atlantic Highlands, where some fish munities are in fair or poor condition. There are four vulnerable because of mercial and recreational fishing pressures, the impact of non-ray fisheries on the seabed and ray prey species, and other habitat alterations such as damage and loss from coastal development and marine pollution. The biggest threat to " P . sciera " involves in-stream physical habitat alterations influenced by human activities, including non-forested land use ( agriculture, residential and industrial development ), effluent discharge, and water withdrawal. Permit 26 by itself " accounts for over 95 percent of the aquatic habitat alteration in the Southeast region of the United States, " said Douglas K . Hall of the National Oceanic and Atmospheric Administration in its ments on the proposed rule. Its natural habitats are subtropical and tropical moist lowland forests and subtropical and tropical moist montane forests; while it requires woodland of sufficient extent to occur in any one region, it is not dependent on primary forest and will tolerate some degree of habitat alteration . It"s difficult to see habitat alteration in a sentence. 用 habitat alteration 造句挺难的

你最好说一下你的具体需求是什么例如你需要用多少个这样的引脚？并行使用还是串行使用？一般来说S2或者S3系列的IO，工作在差分模式下本身肯定可以达到300Mbps的速率单端的情况也可以，但速率有点太高了，需要在设计pcb时考虑反射等问题建议你使用altera的自带串行收发器，差分可以达到6Gbps以上

1。在Google上面输入“型号 PDF”。2.找到XILINX，ALTERA,TI的主页，在Search里面输入型号。

都可以，高低无所谓。

据我的目前了解，实际中用的比较少，可以说很少；因为nios ii的用途比较鸡肋，很多习惯使用fpga与arm组合使用的公司，不会再去搞nios ii；而且nios ii的稳定性不够好；

很久没用，忘记了，百度一下

clk管脚是可以作为普通输入管脚使用的，当用作输入功能时和普通的IO功能是一样的，但是clk管脚是不可以用作输出功能的，如果不使用时可以悬空，不需要非得接地，你只要在建立工程的时候把无用的管脚设置为三态输入，这样是通常的处理办法。

编译的时候没有注意，整个工程都可以在板子上跑起来。但是做Powerplay的时候，出现了这个Critical Warning：、 Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accur

至少需要一个1.2v和2.5V，当然如果你的IO口对外电压是3.3V的，那么还需要一个3.3V的电源，即一共是2个或者3个电源，不多吧？

差分时钟一般_p _n都输入。单端时钟就不用设置为lvds。

从库中选择后，放下第一个，然后再点鼠标放第二个，就是第二部分了。另外：属性页中有一个PART的标签，调整数字即可调整放置的部分。

altera的LVDS接口,在程序设计上都是单端的,只是在管脚锁定那里,选择LVDS就OK了,对应输入输出就是LVDS了.

中间的焊盘接地，过孔吧这个焊盘连接到地层，用来散热，并且减小地弹噪声对芯片的影响

500元左右，酒香不怕巷子深，酒香随风飘散，沁人心脾，酒经过酿造，经过窖藏，那种浓郁的香气扑鼻而来，只是单单闻上一下，就会有几分醉意，品味酒之魂，品味酒之情，品味酒之灵 ，品味酒之髓，更是品味酒之仙境。不会喝酒的人，觉得喝酒是遭罪和浪费，会喝酒的人，却是品酒和品味人生。

1 Altera 官网下载两款软件并安装 ，选择 Quartus II网络版、ModelSim-Altera 入门版。目前这两款软件都是免费的，不需要许可 证，安装简单，使用期限是30天。 【注意】务必记住安装的路径，特别是 ModelSim-Altera 的安装路径。 ModelSim2 指定 ModelSim-Altera 6.5e 的安装路径 打开 Quartus II11.0软件，新建工程和文件并保存。 1.然后在菜单栏选择 tools->options； 2.在 options 选项卡中选中 EDA tool options； 3.在该选项卡中下面的 ModelSim-Altera 一项指定安装路径为 E:/Altera/11.0/modelsim_ae/win32aloem（其中 E:/Altera/11.0/modelsim_ae/为我电脑 中 ModelSim-Altera 6.5e 的安装路径） 图1 指定 ModelSim-Altera 6.5e 的安装路径 【注意】 如果没有指定 ModelSim-Altera 6.5e 的安装路径，调用 ModelSim-Altera 的时候会出现如下的错误提示： 图2 没有指定安装路径的错误提示 11.0仿真软件 3 指定 Quartus II 11.0仿真软件 在 Quartus II 11.0界面菜单栏中选择 Assignments->Settings。 1.选中该界面下 EDA Tool settings 中的 Simulation 一项； 2.Tool name 中选择 ModelSim-Altera； 3.Format for output netlist 中选择开发语言的类型 Verilog 或者 VHDL 等， 4.Time scale 指定时间单位级别 5.Output directory 指定测试文件模板的输出路径（该路径是工程文件的相对路径） 。 图3 指定 Quartus II 11.0仿真软件 4 生成仿真测试文件 选择 Quartus II11.0开发界面菜单栏下 Processing->Start->Start Test Bench Template Writer，提示生成成功。 图4 生成仿真测试文件 分页 5 配置选择仿真文件 打开仿真测试文件（在上述3中指定的 Output directory 目录下找到后缀名为".vt"的 文件）并根据自己需要进行编辑。 1. 在 Quartus II 11.0界面菜单栏中选择 Assignments->Settings->EDA Tool settings->Simulation； 2.选择 Compile test bench 右边的 Test benches； 图5 配置选择仿真文件（1） 3.然后在出现的界面中选择 New，在新出现的界面中 Test bench name 输入测试文件名 字，在 Top level module in test bench 栏中输入测试文件中的顶层模块名； 4.选中 Use test bench to perform VHDL timing simulation 并在 Design instance name in test bench 中输入设计测试文件中设计例化名默认为 i1； 5.然后在 Test bench files 栏下的 file name 选择测试文件（在第3步中指定的测试 文件输出路径下的后缀名为" .vt " 文件的测试文件） ，然后点击 add,一步一步 OK。 图6 配置选择仿真文件（2） 【注意】Test bench name 和 Top level module in test bench 以及 Design instance name in test bench 分别为".vt"文件的文件名、vt 文件中顶层实体模块名、Verilog 或者 VHDL 文件中的模块的例化名。 6 仿真文件配置完成后回到 Quartus II 11.0 开发界面 在 Quartus II 11.0 界面菜单栏中选择菜单栏 Tools 中的 Run EDA Simulation Tool->EDA RTL Simulation 进行行为级仿真，接下来就可以看到 ModelSim-Altera 6.5e 的运行界面， 观察仿真波形。

高速串行收发器能跑到几个G，刨除8B10B编码，打个8折。CyclonIVGX能跑到3.125Gbps。地狱这个速率的常见协议都可以跑。PCIE, SDI, G-Ethernet, XAUI等

1，全局时钟管脚默认是上全局时钟网络的，不用约束。如果你当它普通IO脚，也是可以的。2，内部逻辑产生的信号需要使用全局布线资源，一般也是需要先经过GBUF才可以。3，PLL的输出跟GCLK一样的，现在的器件时钟资源都是经过PLL或者DCM再驱动全局布线资源。

JTAG 接口的时序主要分为两个部分：指令寄存器扫描和数据寄存器扫描。仿真器在 TCK 下降沿改变 TMS、TDI 电平，被测芯片在 TCK 上升沿捕获输入并更新内部状态。被测芯片在 TCK 下降沿改变 TDO 电平，仿真器在 TCK 上升沿捕获 TDO 数据。指令寄存器扫描和数据寄存器扫描都是常用的JTAG接口时序。

IP核就是ALTERA给你提供的一些可使用的知识产权核包括了比较多的外设，如UART，USB，DDR控制器，SDRAM控制器，PCI控制器等还有一些算法如FFT，LPF，HPF等也提供了功能较主流的NIOS II内核等

1.设置仿真库路径 打开ModelSim安装目录(我用的是ModelSim SE 6.2版本，安装在D:ModelSimInstallfiles目录下)，新建文件夹altera，我们就在该目录下存放预编译的各种Altera库。 启动ModelSim SE 6.2，在主窗口执行【File】/【Change Directory】命令将路径转到altera文件夹。或在命令行中执行cd D:/ModelSim/Installfiles/altera。2.新建库 Quartus II中提供的仿真库文件存放的路径是...altera80quartusedasim_lib，每个库文件提供了两种形式：.v(Verilog)格式和.vhd(VHDL)格式两种，根据你所用的语言选择使用。用于编译资源库的文件有220model.v，220model.vhd，220pack.vhd，altera_mf.v，altera_mf.vhd，altera_mf_components.vhd，altera_primitives.v，altera_primitives.vhd，altera_primitives_components.vhd文件。网上的很多教程都是把这些文件一起编译，这样适用于Verilog和VHDL混合仿真，但如果只用一种语言，如Verilog则完全没必要全部编译。下面以该目录下的altera_mf.v为例介绍建立预编译库的方法。 注：ModelSim中仿真库可以分为两大类：第一类是工作库(working)，默认值为“work”目录，work目录中包含当前工程下所有被编译的设计单元，编译前必须建立一个work库，并且每个编译有且仅有一个work库；第二类是资源库(resource)，存储能被当前编译引用的设计单元，在编译期间允许有多个resource库。 在主窗口中选择【File】/【New】/【Library】命令，新建一个名为altera_mf的库。3.编译库 方便起见在altera文件夹下新建目录src，把用于编译资源库的文件复制到src文件夹中。 在主菜单中选【Compile】/【Compile】命令，弹出Compile Source Files对话框，library中选择你刚才建立的库名altera_mf，查找范围你选择altera_mf.v文件，刚才你已经把它复制到了...alterasrc目录下。执行编译命令。 继续按照步骤2和3中介绍的方法添加剩下的几个库。添加完成后如下图所示。4.配置modelsim.ini文件 这一步是为了将前面建立的库添加进系统库，以后就不用再重复添加了。 ModelSim安装根目录下的配置文件modelsim.ini的只读属性去掉，用记事本或其他文本编辑程序打开。在[Library]下修改前面添加的库的路径。注意修改后关闭并改回只读属性。 注：第1步设置的仿真库路径必须在ModelSim的安装目录下才能事业能够此相对路径。 altera_primitives = $MODEL_TECH/../altera/altera_primitives 220model = $MODEL_TECH/../altera/220model altera_mf = $MODEL_TECH/../altera/altera_mf5.添加Altera底层硬件原语仿真库(ATOM) 在时序仿真时，必须加载所使用到的对应于具体Altera器件的底层硬件原语的仿真库(ATOM)。 上面编译了Altera三个资源库文件：220model.v,altera_mf.v,altera_primitives.v,编译通过之后。根据我们选用的具体器件型号继续编译我们所需要的器件底层原语仿真库文件，比如我们选择使用的是cycloneii，所以编译cycloneii_atoms.v。

意思是两中心间的基本间距，这是一个无误差的，理论的真实位置尺寸。封装，Package，是把集成电路装配为芯片最终产品的过程，简单地说，就是把Foundry生产出来的集成电路裸片（Die）放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。作为动词，“封装”强调的是安放、固定、密封、引线的过程和动作；作为名词，“封装”主要关注封装的形式、类别，基底和外壳、引线的材料，强调其保护芯片、增强电热性能、方便整机装配的重要作用。

不能，SDRAM和SRAM差别很大，操作也明显不同。

有， 是兼容的。 altera的芯片，和xilinx的芯片， 只要设置的速度相同，可以直接连接通讯。可以实现同样的功能

quartus ii，到altera官网就能下

第一行EPM7064S是芯片的型号，该芯片是属于MAX7000S系列，其内核电压5V，有64个宏单元，可用逻辑门1250个。第二行TC44时表示封装等信息，T表示封装类型：薄四角扁平封装 (TQFP)，C表示该器件是商业级的，使用温度范围为0-45度，44表示引脚的数量为44个。贴上一段该器件的介绍和网站：http://www.altera.com.cn/products/devices/max7k/m7k-index.htmlAltera的 MAX® 7000 CPLDs基于先进的多阵列矩阵（MAX）架构，为大量应用提供了世界级的高性能解决方案 。基于电可擦除可编程只读存储器（EEPROM）的MAX7000产品采用先进的CMOS工艺制造，提供从32到512个宏单元的密度范围，速度达3.5 ns的管脚到管脚延迟。MAX 7000器件支持在系统可编程能力（ISP），可以在现场轻松进行重配置。

在Altera的quartusII下，添加*.sdc文件，使用TQ时序约束器来进行时序验证，具体的语法可以参照altera网站的叙述以及例子工程

一般在CPU插座周围，跟几个大MOS管比较近。Altera开发的可编程逻辑芯片(FPGA)被广泛用于手机、平板等小型嵌入设备和数据中心的服务器中。

去官网查就行了,现在有Cyclone系列,Stratix系列,Arria系列,Max系列等,产品目录上有不同系列针对不同方向的介绍,价格也能在官网查,不过最高的有几十万美金一片的看个人需求了.这是官网的产品目录书.看中文的要去中文网站看.英文目录:https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/sg/product-catalog.pdf中文目录:https://www.altera.com.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/sg/product-catalog.pdf

行业内部最常用的就是Altera QuartusII,用于烧制fpga的，Altium.Designer用来写代码什么的...你具体希望指导什么

本人用过cyclone和spartan系列的FPGA，现就开发工具及开发流程对这两家FPGA进行对比。[神马] 一、 开发工具Altera的开发工具有Quartus II 、Sopc builder、Nios II、signal tap II、DSP Builder；Xilinx的开发工具有ISE、EDK、SDK、ChipScope 、System Generator；Quartus II相对于ISE，都是逻辑设计软件，功能相当；Sopc builder相对于EDK，用来建立软核，Sopc builder是生成bsf文件与quartus接口，生成ptf文件与nios接口，而edk则可直接生成目标文件（bit），而且还可以用EDK进行软件设计，也就是说EDK可以不依赖ISE和SDK就可独立完成一个设计。相比之下EDK要胜sopc builder一筹。Nios II相对于SDK，两者功能相当，而且界面相似度达到99％。用SDK进行软件开发比在EDK中还是要好一些，界面比EDK中的友好。signal tap II相对于ChipScope，嵌入式逻辑分析仪，方便调试；DSP Builder相对于System Generator用来建立DSP的算法模块。由于没用过ChipScope和System Generator，所以不做分析。 二、 开发流程先说说ALTERA的SOPC开发流程硬件设计首先，通过QUARTUS II建立工程，新建一个Block Diagram/Schematic File文件；再打开SOPC Builder建立CPU系统，添加IP，点击Genenater生成.bsf和.ptf目标文件；再回到QUARTUS II，将bsf文件导到入Schematic中，分配引脚，编译生成sof和pof文件。硬件设计算是完成。软件设计打开nios II,新建工程，select target hardware为前面生成的pft文件，建立软件程序，编译生成elf文件。下载调试先通过JTAG接口下载sof文件（硬件），再下载elf文件查运行或debug。固化通过AS接口下载POF文件，再通过JTAG下载ELF文件。 再看看xilinx 的sopc开发流程硬件设计打开EDK，建立CPU系统，添加IP，点击update bitstream，生成硬件bit流文件。 软件设计方式一、在EDK里添加C代码，将软件与硬件合成一个bit文件，这样程序在片内运行，适合于比较小的程序。方式二、在EDK里添加C代码，硬件生成bit文件，软件生成elf文件，bit下载到片内，elf下载到片外。方式三、在SDK里进行软件设计，同样生成elf文件，界面比edk的要友好。 下载调试与固化 如果软件与硬件合成了一个bit文件，则只需要下载和固化mcs(bit转化而来)文件了。如果软件比较大，则需要分两次下载，bit下载到片内，elf下载到片外，若要固化到flash里，则还需要在edk里添加bootloader代码，将其与硬件合成一个bit文件。再将bit转化为mcs后固化到FPGA配置芯片里，elf文件下载到片外flash里。 从开发流程来看， EDK可以不依赖ISE就能完成SOPC的设计，当然它也可以像altera那样，将cpu软核导入到ise中去。由此看来，xilinx的开发流程更加的灵活，相比altera要强大。